[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，应用于半导体领域。在本发明提供的半导体器件的制造方法中，通过在衬底上形成鳍结构之后，先在该鳍结构的顶面和两侧的侧壁上形成一层一定厚度且材料特殊的保护层，然后在对该形成有鳍结构的衬底进行FinFET器件的后续工艺，便可在所述保护层的作用下，避免FinFET器件的后续工艺对鳍结构的损耗，从而使得鳍结构最终可以保持相对较大的关键尺寸(CD)，同时保护层的存在也增大了用于形成FinFET器件的源漏极的第二浅沟槽的尺寸和Gate内包裹的外延接触面尺寸，即解决了现有技术中在小尺寸的鳍结构中不利于形成FinFET器件的源漏极的问题。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

晶体管器件具有多种构造，例如平面器件、FinFET器件、垂直器件等。FinFET器件常用于现代IC产品。FinFET器件可以包括单个有效鳍(即，单个半导体结构)或多个鳍(即，多个半导体结构)。这样的鳍具有长轴，该长轴相对于上面形成有FinFET器件的半导体衬底的上表面基本上水平取向。

目前，随着半导体行业进入更小的纳米技术工艺节点，如5nm技术节点以下，随着MOS器件沟道长度的进一步缩小，为了解决MOS器件短沟道效应，MOS器件由传统的平面型结构发展MOS器件的沟道长度不断缩小，因此，MOS器件的短沟道效应的尤到诸如鳍式场效应晶体管FinFET的三维结构。该类结构的优点为鳍式栅极三面环绕，提高了栅极的静电控制能力，降低了短沟道效应。

然而，由于现有技术中在半导体衬底上通过光刻和/或刻蚀工艺形成FinFET器件的鳍结构之后，需要在相邻鳍结构之间填充部分隔离材料，然后在退火处理，而在退火处理过程中，由于该工艺的高温处理环境，通常会造成比较大的鳍结构的CDloss，此外Fin表面多次生长薄膜时也会造成很明显CDloss，这就要求鳍结构在刻蚀前具有有一个比较大的CD，但是随着工艺节点的向下推进，晶体管的面积，鳍结构的尺寸逐步缩小，刻蚀工艺面临更大的深宽比，在鳍结构的刻蚀过程中当站很难保证有大的CD，而小的鳍结构的CD，一是难以抵消后续工艺的消耗，很难达到最终设计要求的FinCD尺寸，二是不利于源漏极外延层的生长。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，以解决现有技术中随着FinFET器件的鳍结构尺寸的不断缩小，造成的鳍结构的尺寸在后续工艺中的不断消耗，以及在小尺寸的鳍结构中不利于形成FinFET器件的源漏极的问题。

第一方面，为解决上述技术问题，本发明提供一种半导体器件的制造方法，所述制造方法至少包括如下步骤：

步骤S1，提供一衬底，所述衬底上形成有多个分立的鳍结构；

步骤S2，形成保护层，所述保护层覆盖在所述鳍结构的顶面和侧壁上，并延伸覆盖在相邻所述鳍结构之间的空隙暴露出的所述衬底的表面上；

步骤S3，在所述保护层的表面上形成填充材料层，所述填充材料层至少填满相邻所述鳍结构之间的空隙；

步骤S4，对包含有所述保护层和所述填充材料层的所述衬底进行后续工艺，以形成包含源区、漏区以及金属栅极在内的FinFET器件结构。

进一步的，在步骤S3中形成的所述填充材料层的顶面高于覆盖在所述鳍结构的顶面上的保护层的顶面；

在所述步骤S3之后所述制造方法还可以包括：

对所述填充材料层进行顶面平坦化，直至暴露出所述鳍结构顶面上覆盖的所述保护层的顶面。

进一步的，在所述步骤S3之后所述制造方法还可以包括：

回刻蚀所述填充材料层，以暴露出各个所述鳍结构顶面上和部分高度的侧壁上覆盖的所述保护层；

形成虚拟栅极，所述虚拟栅极横跨在多个所述鳍结构上并围绕所述鳍结构的部分区域的侧壁和顶面上；