[发明专利]一种基于改进埃特金逐步插值法的TIADC系统采样时间误差校准方法

说明书

本发明公开了一种基于改进埃特金逐步插值法的TIADC系统采样时间误差校准方法，该校准方法改进自埃特金逐步插值法，改进了埃特金逐步线性插值公式，将埃特金逐步线性插值公式应用到时间交织模数转换器（Time‑Interleaved Analog to Digital Converter，TIADC）的时间误差校准领域；在逐步提高埃特金逐步插值法的阶数时，改进了所增加结点的选取方法，提高了插值算法的精度，进而提高了本时间误差校准方法的效果。本发明能根据TIADC系统采样信号的频率和精度要求自适应调节埃特金逐步插值法的阶数，并最终能在纯数字域实现对TIADC时间误差的实时校准，能够校准整个奈奎斯特采样频率以内的信号，且能适用于任意通道数的TIADC系统。

技术领域

本发明涉及时间交织ADC时间误差校准技术领域，具体涉及一种基于改进埃特金逐步插值法的TIADC系统采样时间误差校准方法。

背景技术

现代电子系统中的信号频率不断提高，信号越来越复杂，例如雷达一类的电子系统，要求模数转换器(ADC)在满足一定采样率的同时还具有较高的分辨率，但目前ADC受制造工艺水平的限制，单个ADC的性能很难同时满足高速率和高采样率。因此时间交织模数转换器(TIADC)应运而生。

TIADC是一种并行交替型ADC，利用多片采样速率较低的ADC芯片，采用并行交替采样的方法，拼接出符合需求采样速率的AD采样系统，是一种相对容易实现且低廉的提升采样率的解决方案。由多片ADC子芯片采用时间交织结构实现的采样系统，虽然采样速率能够满足要求，但芯片在生产过程中，受到制造工艺的制约，子通道芯片不可能做到完全一致，各通道采样时钟精度也很难满足TIADC的要求，因此会产生偏置失配误差、增益失配误差和时间失配误差，三种误差严重影响了TIADC的性能。在这三种失配误差中，时间失配误差的校准方法比其他两种失配误差复杂，因此，国内外的研究重点在于TIADC的时间失配误差校准方法，而在这些方法中，全数字域的后台校准方案是目前的研究热点，而在这种校准方案中，文献(杨扩军.TIADC系统校准算法研究与实现[D]. 电子科技大学,2015)提出一种利用拉格朗日插值滤波器来补偿时间失配误差的方法，该方法精度较高，适用于任意子通道数的TIADC系统，但是拉格朗日插值法的阶数与输入信号的频率成正相关，即随着输入信号的频率的提高，拉格朗日插值滤波器的阶数也要提高才能达到较好的校准效果。因此，拉格朗日插值滤波器的缺点在于其阶数是固定的，如果阶数太大，对于输入频率较低的信号来说计算量就过大，而如果阶数太小，频率较高的输入信号的校准效果会较差。

发明内容

针对以上问题，本发明提出一种基于改进埃特金逐步插值法的TIADC 系统采样时间误差校准方法，其特点是改进了埃特金逐步线性插值公式，将埃特金逐步线性插值公式应用到TIADC时间误差校准领域；在提高埃特金逐步插值法的阶数时，改进了所增加插值点的选取方法，提高了插值算法的精度。该方法优点在于可根据TIADC系统采样信号的频率和设定的精度要求自适应确定埃特金逐步插值法的阶数。本发明包括：

获取TIADC系统的采样数字信号、通道数、采样率和相对时间误差；

依次选取各个采样数字信号，按照以下方法校准：

判断该采样数字信号否为是否为参考通道的采样点，若是，则信号不需要校准，直接选取下一个信号继续判断，若不是，则用埃特金逐步插值法校准该采样数字信号；

所述埃特金逐步插值法校准采样数字信号的方法如下：

步骤1、初始化j＝1，并初始化采样数字信号x_i的1阶埃特金插值多项式P_0,1(x_i)和P_1,1(x_i)；