[发明专利]一种高阶多相数字滤波采样方法及系统

说明书

本发明针对宽带通信系统在滤波时速率太高、滤波器阶数太高导致硬件无法实现的问题，提出了一种高阶多相数字滤波采样方法及系统。首先对数字信号进行插值运算，然后利用滤波器的对称性对滤波器的系数进行多相分解，其次采用并行分布算法设计拆分查找表，最后利用查找表内容的对称性对存储的查找表数量进行优化，该实现方案极大降低查找表的存储规模、减少资源消耗、有效降低运算速率及运算量，大大提高了滤波器的工作频率，适用于工程实现。

技术领域

本发明涉及数字信号处理技术领域，尤其涉及一种高阶多相数字滤波采样方法及系统。

背景技术

随着通信系统发展，对宽带、高速、实时信号处理速度要求也越来越高，为了实现射频直采后的全软件化处理，采样后的信号处理算法效率是实现的关键技术，同时对信号的处理的结构、速度、实时性、资源消耗及性能也提出了更高的要求。

多相滤波器是将FIR数字滤波器的传输函数H(z)分解为多个不同相位的组，不同相位组对应时间上延迟后的抽取数据，对各个滤波器输出结果累加，从而能够有效的降低采样率以利于后续的处理，可以提高系统运算速率以节省资源。多相滤波技术是高速通信系统中的一个关键技术，通常将多相滤波技术应用于高速通信系统中能够提升系统速度及性能。

现场可编程门阵列（FPGA）因实时性、灵活性、低功耗等优点成为了实现数字滤波的首选器件。常见的FIR数字滤波实现一般采用乘累加（MAC）的方式实现，这种实现方式的滤波通常会占用较多的DSP资源，随着FIR数字滤波器的抽头系数升高，FPGA的DSP的资源消耗也随之增大。在高速通信系统，在数字滤波时也会面临速率太高而导致硬件无法实现的问题。

发明内容

发明目的：提出一种高阶多相数字滤波采样方法，并进一步提出一种实现上述方法的系统，以解决现有技术存在的上述问题。

第一方面，提出一种高阶多相数字滤波采样方法，以192Msps的信号内插滤波384Msps为例，输出IQ有符号信号定点为8位，系统时钟为192MHz，实现该方法包括以下步骤：

步骤1，插值单元，将输入的IQ数据进行信号插值处理，该单元采用参数化处理，可实现任意倍数的信号插值，若采用多相滤波，则可通过配置插值的参数，插值单元仅起到通道作用。

步骤2，查找表储存单元，通过Matlab设计满足需求的滤波器系数，通过对滤波算法进行推导，对定点后的滤波器系数进行多相分解；根据需求设计滤波器阶数为33阶，进行14位定点。

进一步的，192Msps的IQ数据进行并行处理，才能实现384Msps的速率，以下以I路信号处理进行描述，Q路处理同理。

进一步的，针对多相分解的滤波器系数分为奇偶两组，两组滤波器系数均需要与I路信号进行运算，以达到并行处理数据的需求。

进一步的，本发明结合资源最优方法，将两组滤波器系数分为16组系数。第一组滤波器系数为奇对称，第二组滤波系数为偶对称。

进一步的，针对两组滤波器的奇/偶对称性，16组滤波器系数只需保存8组即可，通过概率运算，对查找表的地址向量进行分割，生成数字信号滤波所需的查找表单元，实现滤波所使用的查找表的资源，从原来的2⁶⁵优化为433，对于更高阶的滤波阶数，只需要改变滤波系数的分组数量，即可降低查找表的规模。

以下以第一组多相滤波系数与I路信号的运算为例。

步骤2，移位寄存器单元，将输入的I路数据采用移位寄存器进行移位。

步骤3，地址向量生成单元，将移位寄存器的I数据进行并行操作，根据处理的并行度进行数据分组。

进一步的，对数据分组后的I数据通过逻辑运算进行数据处理及转置。