[发明专利]像素电路及驱动方法

权利要求书

1.一种像素电路，其特征在于，包括：

第一晶体管(T1)，用于响应于第一扫描信号(Sn)对第一节点(N1)和数据信号(DATA)之间的电流路径进行切换；

第三晶体管(T3)和第四晶体管(T4)，所述第三晶体管(T3)和所述第四晶体管(T4)耦接于一第四节点(N4)，所述第三晶体管(T3)和所述第四晶体管(T4)用于响应于第一扫描信号(Sn)对一第二节点(N2)和第三节点(N3)之间的电流路径进行切换；

第七晶体管(T7)和第八晶体管(T8)，所述第七晶体管(T7)和所述第八晶体管(T8)耦接于所述第四节点(N4)，所述第七晶体管(T7)和所述第八晶体管(T8)用于响应于一第二扫描信号(Sn-1)对所述第二节点(N2)和一初始化信号(VINT)之间的电流路径进行切换；

第二晶体管(T2)，用于响应于所述第二节点(N2)对所述第一节点(N1)和所述第三节点(N3)之间的电流路径进行切换；

第五晶体管(T5)，用于响应于一使能信号(En)对一电源正极信号(ELVDD)和所述第一节点(N1)之间的电流路径进行切换；

第六晶体管(T6)，用于响应于一使能信号(En)对所述第三节点(N3)和一第五节点(N5)之间的电流路径进行切换；

第九晶体管(T9)，用于响应于一第三扫描信号(Sn+1)对所述初始化信号(VINT)和所述第五节点(N5)之间的电流路径进行切换；

第一存储电容(C1)，其一电极耦接于所述第二节点(N2)；

第二存储电容(C1)，其一电极耦接于所述第四节点(N4)；以及

一发光二极管，阳极耦接所述第五节点(N5)，阴极耦接一电源负极信号(ELVSS)。

2.根据权利要求1所述的像素电路，其特征在于，所述第一存储电容(C1)的另一电极耦接于所述电源正极信号(ELVDD)。

3.根据权利要求1所述的像素电路，其特征在于，所述第二存储电容(C2)的另一电极耦接于所述电源正极信号(ELVDD)。

4.根据权利要求1所述的像素电路，其特征在于，所述第二存储电容C2的另一电极耦接于所述初始化信号(VINT)。

5.根据权利要求1所述的像素电路，其特征在于，所述第三晶体管(T3)和所述第四晶体管(T4)均为PMOS晶体管或均为NMOS晶体管。

6.根据权利要求1所述的像素电路，其特征在于，所述第七晶体管(T7)和所述第八晶体管(T8)均为PMOS晶体管或均为NMOS晶体管。

7.根据权利要求1所述的像素电路，其特征在于，所述第五晶体管(T5)和所述第六晶体管(T6)均为PMOS晶体管或均为NMOS晶体管。

8.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管(T1)至所述第九晶体管(T9)均为PMOS晶体管。

9.一种像素电路的驱动方法，应用于权利要求1至8任意一项所述的像素电路，其特征在于，包括：

B阶段，第一扫描信号(Sn)、第二扫描信号(Sn-1)、第三扫描信号(Sn+1)和使能信号(En)为关断电位；

C阶段，第二扫描信号(Sn-1)为导通电位，且第一扫描信号(Sn)、第三扫描信号(Sn+1)和使能信号(En)为关断电位；

D阶段，第一扫描信号(Sn)为导通电位，且第二扫描信号(Sn-1)、第三扫描信号(Sn+1)和使能信号(En)为关断电位；

E阶段，第三扫描信号(Sn+1)为导通电位，且第一扫描信号(Sn)、第二扫描信号(Sn-1)和使能信号(En)为关断电位；

F阶段，第一扫描信号(Sn)、第二扫描信号(Sn-1)、第三扫描信号(Sn+1)和使能信号(En)为关断电位；

A阶段，使能信号(En)为导通电位，且第一扫描信号(Sn)、第二扫描信号(Sn-1)和第三扫描信号(Sn+1)为关断电位。