[发明专利]存储芯片的测试方法、装置、存储介质与电子设备

说明书

本公开提供了一种存储芯片的测试方法、装置、存储介质与电子设备，属于半导体技术领域。所述方法包括：在所述待测存储芯片的存储单元中写入测试数据；从所述存储单元中读取存储数据；根据所述测试数据与所述存储数据，生成所述待测存储芯片的测试结果；其中，从所述存储单元中读取存储数据过程中，行选通脉冲预充电时间小于所述待测存储芯片的标准行选通脉冲预充电时间，和/或，所述待测存储芯片当前的感测延迟时间小于所述待测存储芯片的标准感测延迟时间。本公开可以提高存储芯片的测试效率。

技术领域

本公开涉及半导体技术领域，尤其涉及一种存储芯片的测试方法、存储芯片的测试装置、计算机可读存储介质与电子设备。

背景技术

存储芯片广泛用于各类电子产品，是其中的主要存储部件。为了检测存储芯片的使用性能，制造厂商需要在存储芯片出厂前对芯片的读写性能进行测试，来检测存储芯片是否合格。

然而，随着存储芯片规模的提升，使得测试存储芯片所需要的时间越来越长，导致存储芯片的生产效率降低、成本变高；同时，随着存储芯片内部结构的不断复杂化，如何对存储芯片进行完整全面的测试也成为亟待解决的问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开提供了一种存储芯片的测试方法、存储芯片的测试装置、计算机可读存储介质与电子设备，进而至少在一定程度上改善现有技术中存储芯片的测试效率不高的问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的第一方面，提供一种存储芯片的测试方法，所述方法包括：在所述待测存储芯片的存储单元中写入测试数据；从所述存储单元中读取存储数据；根据所述测试数据与所述存储数据，生成所述待测存储芯片的测试结果；其中，从所述存储单元中读取存储数据过程中，行选通脉冲预充电时间小于所述待测存储芯片的标准行选通脉冲预充电时间，和/或，所述待测存储芯片当前的感测延迟时间小于所述待测存储芯片的标准感测延迟时间。

在本公开的一种示例性实施方式中，在所述待测存储芯片的存储单元中写入测试数据后，所述方法还包括：按照预设刷新周期对所述待测存储芯片的存储单元进行刷新处理。

在本公开的一种示例性实施方式中，所述方法还包括：在每次对所述待测存储芯片的存储单元进行刷新处理之后，控制所述待测存储芯片在预设时间内处于保持状态。

在本公开的一种示例性实施方式中，所述待测存储芯片包括多列存储单元，每一列存储单元采用一个或者多个检测周期；所述在待测存储芯片的存储单元中写入测试数据，包括：在处于同一个检测周期内的存储单元中写入所述测试数据；所述从所述存储单元中读取存储数据，包括：从处于同一个检测周期内的存储单元中读取所述存储数据。

在本公开的一种示例性实施方式中，所述待测存储芯片的各列存储单元按照遍历的形式进行测试；其中，所述遍历的方向为Y轴方向。

在本公开的一种示例性实施方式中，所述待测存储芯片包括由多条字线和多条位线构成的存储阵列，且每个存储单元设置于任意一条字线和任意一条位线的相交处，所述从所述存储单元中读取存储数据，还包括：按照所述待测存储芯片的字线顺序，读取所述待测存储芯片中每个字线对应的存储单元中的存储数据。

在本公开的一种示例性实施方式中，所述方法还包括：在读取任一字线对应的存储单元的存储数据时，开启所述任一字线，按照突发长度单元读取所述任一字线对应的存储单元中的存储数据，直至完成所述任一字线对应的全部存储单元中的存储数据，然后关闭所述任一字线；开启下一字线，并读取所述下一字线对应的存储单元中的存储数据。

在本公开的一种示例性实施方式中，所述测试数据为具有相等数据位的多个二进制序列，且每个所述二进制序列具有不同的数据结构。