[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

半导体衬底，包括第一阱区；

绝缘层，形成在所述半导体衬底的第一部分上，并与所述第一阱区接触；

半导体层，形成在所述绝缘层上；

元件隔离区域，在剖视图中到达所述第一阱区的内部；

第一栅电极层，经由第一栅极绝缘膜形成在所述半导体层的第一部分上；

第二栅电极层，经由第二栅极绝缘膜形成在所述半导体层的第二部分上，并且形成在所述元件隔离区域的第一部分上；

层间绝缘膜，覆盖所述第一栅电极层、所述第二栅电极层和所述元件隔离区域的第二部分；

第一插塞导体层，形成在所述层间绝缘膜中，并连接至所述半导体层的第三部分；

第二插塞导体层，形成在所述层间绝缘膜中，并连接至所述半导体衬底的第二部分；

第一布线，形成在所述层间绝缘膜上，并连接至所述第一插塞导体层；以及

第二布线，形成在所述层间绝缘膜上，并连接至所述第二插塞导体层，

其中所述第二栅电极层包括与所述第一布线和所述第二布线隔离以电浮置的伪栅电极层，以及

其中在待机期间，第一电位经由所述第一插塞导体层被提供给所述半导体层，而与所述第一电位不同的第二电位经由所述第二插塞导体层被提供给所述第一阱区。

2.根据权利要求1所述的半导体器件，其中所述伪栅电极层被形成在与包括存储单元区域的存储阵列区域不同的抽头区域中，用于将所述第二电位提供给所述第一阱区。

3.根据权利要求1所述的半导体器件，其中所述第一插塞导体层经由第一硅化物层被连接至所述半导体层的第三部分，并且

其中所述第二插塞导体层经由第二硅化物层被连接至所述半导体衬底的第二部分。

4.根据权利要求1所述的半导体装置，其中共用接触导体层被形成在所述层间绝缘膜中，并且被形成在所述第二栅电极层和所述元件分离区域的第二部分上，并且经由第三硅化物层被连接至所述第二栅电极层，以及

其中所述共享接触导体层与所述第一布线和所述第二布线隔离。

5.根据权利要求4所述的半导体器件，其中所述第一阱区具有第一导电类型，并且

其中所述半导体层的第三部分具有不同于所述第一导电类型的第二导电类型。

6.根据权利要求5所述的半导体器件，其中所述第一导电类型是n型，并且

其中所述第二导电类型为p型。

7.根据权利要求6所述的半导体器件，其中n型的第二阱区被形成在所述第二插塞导体层和所述第一阱区之间。

8.根据权利要求5所述的半导体器件，其中所述半导体层的第三部分包括外延层。

9.一种半导体器件，包括：

半导体衬底，包括第一阱区；

绝缘层，形成在所述半导体衬底的第一部分上，并与所述第一阱区接触；

半导体层，形成在所述绝缘层上；

第一栅电极层，经由第一栅极绝缘膜形成在所述半导体层上；

第二栅电极层，经由第二栅极绝缘膜形成在所述半导体层上；

层间绝缘膜，覆盖所述第一栅电极层和所述第二栅电极层；

第一插塞导体层，形成在所述层间绝缘膜中，并连接至所述半导体层；

第二插塞导体层，形成在所述层间绝缘膜中，并连接至所述半导体衬底的第二部分；

第一布线，形成在所述层间绝缘膜上，并连接至所述第一插塞导体层；和

第二布线，形成在所述层间绝缘膜上，并连接至所述第二插塞导体层，

其中所述第二栅电极层与所述第一布线和所述第二布线隔离以电浮置，以及

其中在待机期间，第一电位经由所述第一插塞导体层被提供给所述半导体层，而与所述第一电位不同的第二电位经由所述第二插塞导体层被提供给所述第一阱区。