[发明专利]存储器的编程方法、存储器及存储系统

说明书

本申请提供了一种存储器的编程方法、存储器及存储系统，涉及存储技术领域。该方法包括：在对选定存储单元进行编程的第一脉冲阶段，以第一脉冲宽度向选定字线施加第一编程电压；在对选定存储单元进行编程的第二脉冲阶段，以第二脉冲宽度向选定字线施加第二编程电压；其中，第一脉冲宽度大于第二脉冲宽度，且第一编程电压小于第二编程电压。在编程过程中在不同的脉冲阶段采用不同的脉冲带宽，根据脉冲阶段的编程电压采用对应的脉冲带宽进行编程，在编程电压较低时，可以采用较长的脉冲带宽，保证足够的编程时长；而在编程电压较大时，采用较短的脉冲带宽，从而提高补充电势，降低编程电压干扰导致的损失。

技术领域

本申请涉及存储技术领域，特别涉及一种存储器的编程方法、存储器及存储系统。

背景技术

三维(3-dimension，3D)存储器通常包括多个阵列排布的存储串，每个存储串包括多个串联的存储单元。在对选定存储单元进行编程(即写入数据)时，需要向选定存储单元所连接的选定字线(WordLine，WL)加载编程电压，以使选定存储单元的沟道中的电子隧穿至浮栅。

其中，编程过程通过步进式脉冲电压编程(Increment Step Pulse Program，ISPP)方式实现，在ISPP中的每个脉冲阶段施加一定脉冲宽度的编程电压进行编程。

然而，当ISPP中脉冲阶段的脉冲宽度较大时，会在编程电压较大的情况下降低编程效率，影响存储器的编程速度。

发明内容

本申请提供了一种存储器的编程方法、存储器及存储系统，可以提高编程效率。所述技术方案如下：

一方面，提供了一种存储器的编程方法，所述方法包括：

在第一脉冲阶段以第一脉冲宽度向选定字线施加第一编程电压；

在第二脉冲阶段以第二脉冲宽度向所述选定字线施加第二编程电压；

所述第一脉冲阶段和所述第二脉冲阶段为对选定存储单元进行编程的多个脉冲阶段中的两个脉冲阶段，所述选定存储单元为待编程的存储单元，所述选定字线为与所述选定存储单元连接的字线；

所述选定存储单元采用步进式脉冲电压编程方式进行编程，所述第一脉冲阶段在时序上先于所述第二脉冲阶段，所述第一脉冲宽度大于所述第二脉冲宽度，且所述第一编程电压小于所述第二编程电压。

在一个可选的实施例中，所述多个脉冲阶段划分有第一编程阶段和第二编程阶段；

所述第一编程阶段中每个脉冲阶段的脉冲宽度与所述第一脉冲宽度对应，所述第一编程阶段中包括含所述第一脉冲阶段在内的至少一个脉冲阶段；

所述第二编程阶段中每个脉冲阶段的脉冲宽度与所述第二脉冲宽度对应，所述第二编程阶段中包括含所述第二脉冲阶段在内的至少一个脉冲阶段。

在一个可选的实施例中，所述第一编程阶段包括连续排列的第一数量的脉冲阶段，所述第二编程阶段包括连续排列的第二数量的脉冲阶段；

或者，

所述第一编程阶段中每个脉冲阶段的编程电压小于阶段电压阈值，所述第二编程阶段中每个脉冲阶段的编程电压大于所述阶段电压阈值。

在一个可选的实施例中，脉冲阶段的脉冲宽度的大小与所述选定字线施加的编程电压的大小呈负相关关系。

在一个可选的实施例中，所述第一编程电压在所述第一脉冲阶段初始时刻对应第一初始编程电压，所述第一编程电压在所述第一脉冲阶段终止时刻对应第一终止编程电压，所述第一初始编程电压小于所述第一终止编程电压；

所述第二编程电压在所述第二脉冲阶段初始时刻对应第二初始编程电压，所述第二编程电压在所述第二脉冲阶段终止时刻对应第二终止编程电压，所述第二初始编程电压小于所述第二终止编程电压。