[发明专利]一种采用嵌入式硬件运行神经网络的语音增强方法

权利要求书

1.一种采用嵌入式硬件运行神经网络的语音增强方法，其特征在于，包括以下步骤：

S1、通过语音传感器采集语音数据，并通过FPGA对语音数据进行傅里叶变换，得到语谱图数据；

S2、采用FPGA的逻辑单元构建R-CED神经网络，得到R-CED神经网络数字逻辑子系统；

S3、通过R-CED神经网络数字逻辑子系统对语谱图数据进行降噪；

S4、通过FPGA对降噪后的语谱图数据进行时域还原，得到语音增强数据。

2.根据权利要求1所述的采用嵌入式硬件运行神经网络的语音增强方法，其特征在于，所述步骤S1中，通过Zynq7020型硬件平台FPGA的可编程逻辑PL端对语音数据进行傅里叶变换；

所述步骤S2中，采用Zynq7020型硬件平台FPGA的可编程逻辑PL端内的逻辑单元构建R-CED神经网络；

所述步骤S4中，通过Zynq7020型硬件平台FPGA的处理器系统PS端对降噪后的语谱图数据进行时域还原。

3.根据权利要求2所述的采用嵌入式硬件运行神经网络的语音增强方法，其特征在于，所述步骤S2包括以下分步骤：

S21、采用Zynq7020型硬件平台FPGA的可编程逻辑PL端内的逻辑单元构建神经网络卷积模块；

S22、通过神经网络卷积单元搭建R-CED神经网络数字逻辑子系统；

S23、采用Zynq7020型硬件平台FPGA的可编程逻辑PL端内的逻辑单元构建神经网络卷积参数存储模块；

S24、通过神经网络卷积参数存储模块储存R-CED神经网络数字逻辑子系统中各个卷积核模块的参数。

4.根据权利要求3所述的采用嵌入式硬件运行神经网络的语音增强方法，其特征在于，所述步骤S21构建的神经网络卷积模块包括：移位寄存器、至少一个乘法组单元、卷积控制单元和累加单元；

所述移位寄存器用于通过移位操作，按FPGA机器时钟周期，将输入谱图数据和神经网络卷积参数存储模块内存储的卷积运算权重参数搬移至卷积运算模块；

所述乘法组单元用于对输入谱图数据和卷积运算权重参数进行乘法运算，得到卷积运算结果；

所述卷积控制单元用于通过预设的卷积控制有限状态机对移位寄存器、乘法组单元和累加单元进行时序控制，以实现卷积运算；

所述累加单元用于对各个卷积控制单元的运算结果进行累加。

5.根据权利要求3所述的采用嵌入式硬件运行神经网络的语音增强方法，其特征在于，所述R-CED神经网络数字逻辑子系统还包括输入谱图数据填充模块，用于采用full填充方式，在神经网络卷积模块对输入谱图数据进行卷积运算地过程中，进行padding填0操作。