[发明专利]一种具有超结结构的半导体器件及其制造方法

说明书

本公开涉及一种具有超结结构的半导体器件及其制造方法，其特征是：半导体器件形成在半导体基板上，半导体基板包括：衬底；位于衬底上方的第一导电类型的外延层；多个第二导电类型的第一柱体，第一柱体沿着电流流通的方向在第一导电类型外延层内延伸，在第一柱体两侧的外延层中形成具有第一导电类型的第二柱体，第一柱体与第二柱体形成PN柱对，多组PN柱体对交替连接设置，在半导体基板内形成超结结构；多个第二导电类型的第一注入区，设置在第一柱体的正下方，多个栅极结构，每个栅极结构包括多晶硅栅极和位于其下方的栅极绝缘层，多晶硅栅极中间断开，分割为两个部分，并且多晶栅极总的横向长度大于沟道区的横向长度。

技术领域

本发明涉及一种半导体器件及其制造方法，尤其是一种具有超结结构的半导体器件及其制造方法，属于半导体器件的技术领域。

背景技术

在功率半导体器件领域，器件的功率密度和导通电阻是衡量产品性能最重要的指标之一。功率密度越大不仅可以降低芯片成本还能减小寄生电容和实现小型化封装。

一种公知的半导体结构—超结结构(Super Junction)被广泛应用于半导体功率器件当中，具有高耐压和低导通电阻的特性。超结结构形成与器件的漂移层内。该漂移层包括N导电类型柱(N柱)和P导电类型柱(P柱)，N柱和P柱交替邻接设置而形成多组P-N柱对形成超结结构。

本发明通过调整减小多晶栅极的覆盖区域减小了寄生的密勒电容，同时在两个P阱之间的中间设置N注入区有效降低了器件的导通电阻，另外在P型柱体的下方设置不同注入的P型注入区，调整其浓度可以有效提高器件的阻断电压。

发明内容

本公开的特定实施例包括一种具有超结结构的半导体器件，其特征是：所述半导体器件形成在半导体基板上，所述半导体基板包括元胞区和终端区，所述元胞区位于半导体基板的中心区域，在所述元胞区内形成MOS结构，所述终端区位于半导体基板的外围区域并环绕所述元胞区；所述半导体基板包括：衬底；位于衬底上方的第一导电类型的外延层；多个第二导电类型的第一柱体，所述第一柱体沿着电流流通的方向在第一导电类型外延层内延伸，且所述第一柱体延伸的深度小于所述外延层的厚度，在垂直于电流流通的方向上，在所述第一柱体两侧的所述外延层中形成具有第一导电类型的第二柱体，在所述具有第二导电类型的第一柱体与具有第一导电类型的第二柱体形成PN柱对，多组PN柱体对交替连接设置，在半导体基板内形成超结结构；多个第二导电类型的第一注入区，设置在所述第二导电类型的第一柱体的正下方，所述注入区通过多次不同能量注入叠加而成；多个第二导电类型的第一阱区，设置在所述第二导电类型的第一柱体的正上方设置，第一阱区的注入窗口大小不小于柱体区的窗口大小；多个第一导电类型的第二阱区，分别形成在所述多个第二导电类型的第一阱区内；多个第一导电类型的第二注入区，设置在相邻的两个所述第二导电类型的第一阱区之间，所述第二注入区的掺杂浓度高于所述外延层的掺杂浓度，并且所述第二注入区在横向方向上与相邻的第一阱区间隔开；多个栅极结构，每个栅极结构包括多晶硅栅极和位于其下方的栅极绝缘层，所述栅极绝缘层位于沟道区上方，所述多晶硅栅极中间断开，分割为两个部分，并且所述多晶栅极总的横向长度大于所述沟道区的横向长度。

其中，在所述元胞区内的任意一组PN柱体对的宽度和深度均相同。