[发明专利]用于多核架构的近数据加速的技术

说明书

示例包括用于多核架构的近数据加速技术。在处理器的存储器控制器中包含的近数据处理器可以响应于工作请求，经由一个或多个存储器通道访问与近数据处理器耦合的存储器设备中维护的数据，所述工作请求用于使用访问的数据执行内核、应用或循环例程来生成值。近数据处理器向工作请求的请求者提供已生成值的指示。

政府权利声明

本发明是根据国防部授予的编号为HR98230A-13-D-0124的协议下在政府支持下完成的。政府对本发明享有一定的权利。

技术领域

概括而言，本文描述的示例涉及用于具有多个存储器控制器的多核架构的近数据加速的技术。

背景技术

在大多数计算系统中，当这些计算系统的处理器执行存储器密集型应用时，数据移动占系统能量和性能成本的很大一部分。与数据分析和/或机器学习(ML)相关的许多新兴应用工作负载可能具有稀疏和随机访问，其中，处理器高速缓存重用率低。一些类型的常用高速缓存层级技术可以通过将数据移动得更接近多核处理器的核心或处理器并将该数据保留在特定高速缓存中以供多核处理器的核心或处理器随后重用来降低数据移动的成本。

附图说明

图1示出了示例性第一系统。

图2示出了示例性近数据处理器架构。

图3示出了示例性伪代码。

图4示出了示例性操作码表。

图5示出了示例性第二系统。

图6示出了示例性第一过程。

图7示出了示例性第二过程。

图8示出了示例性第三过程。

图9示出了示例性第一逻辑流程。

图10示出了示例性装置。

图11示出了示例性第二逻辑流程。

图12示出了存储介质的示例。

图13示出了示例性计算平台。

具体实施方式

如本发明所设想的，常用的处理器高速缓存层级技术可以将数据移动得更接近多处理器的核心或处理器以降低数据移动的成本。导致将数据保留在特定高速缓存中以供后续重用的这种数据移动适用于高速缓存友好的应用或具有诸如高级空间或时间局部性之类的数据访问特性的内核。但是这些类型的处理器高速缓存层级技术对于具有其中没有显著的数据重用或具有低级空间或时间局部性的数据访问特性的应用或内核类型可能无效。此外，这些类型的高速缓存层级技术的低效进一步恶化了这些类型的应用或内核的性能。对于具有包括低级空间或时间局部性的数据访问特性的应用或内核类型，将至少一部分处理移动得更靠近数据可以更高效地减少执行这些应用或内核的计算系统中的数据移动并提高这些类型的应用或内核的性能。

现有的多核架构可能无法实现新存储器技术的带宽优势，例如但不限于高带宽存储器(HBM)，而没有对数据移动效率的一些改进。例如，如果16分片(tile)管芯(即，16核处理器)被构建为包括2到4个HBM堆栈，则16个分片可能无法驱动足够的数据访问请求来利用由2到4个HBM堆栈提供的相对大量的存储器带宽。类似地，用于这种类型的16分片管芯的网状互连(例如，管芯上互连(ODI))可能无法以足够快的速率路由数据访问请求以利用该相对大量的存储器带宽。此外，用于每个HBM堆栈的相应存储器控制器可能会进一步降低数据访问请求可以发生的速率。例如，具有数据访问请求(其具有低级空间和时间局部性)的应用或内核可能会导致核心向单独的HBM堆栈提交数据访问请求，并且那些数据访问请求可能由多个存储器控制器处理。在执行这些类型的应用或内核时，对多个存储器控制器的数据访问请求可能会增加大量的存储器访问延时。