[发明专利]用于散列指令的装置、方法和系统

权利要求书

1.一种处理器，包括：

解码电路，用于对第一指令解码，所述第一指令包括用于指定第一向量寄存器和第二向量寄存器的多个字段，所述第一向量寄存器用于存储第一64位数据元素、第二64位数据元素、第三64位数据元素和第四64位数据元素，所述第二向量寄存器用于存储第五64位数据元素；以及

执行电路，与所述解码电路耦合，所述执行电路用于执行与所述第一指令对应的操作，包括：

生成结果，所述结果用于包括：

第一64位结果元素，所述第一64位结果元素等于所述第一64位数据元素与等于以下运算的值相加：循环右移一位的所述第二64位数据元素与循环右移八位的所述第二64位数据元素进行异或XOR、与右移七位的所述第二64位数据元素进行XOR；

第二64位结果元素，所述第二64位结果元素等于所述第二64位数据元素与等于以下运算的值相加：循环右移一位的所述第三64位数据元素与循环右移八位的所述第三64位数据元素进行XOR、与右移七位的所述第三64位数据元素进行XOR；

第三64位结果元素，所述第三64位结果元素等于所述第三64位数据元素与等于以下运算的值相加：循环右移一位的所述第四64位数据元素与循环右移八位的所述第四64位数据元素进行XOR、与右移七位的所述第四64位数据元素进行XOR；

第四64位结果元素，所述第四64位结果元素等于所述第四64位数据元素与等于以下运算的值相加：循环右移一位的所述第五64位数据元素与循环右移八位的所述第五64位数据元素进行XOR、与右移七位的所述第五64位数据元素进行XOR；以及

将所述结果存储在所述第一向量寄存器中。

2.如权利要求1所述的处理器，其中，所述第一64位数据元素、所述第二64位数据元素、所述第三64位数据元素、所述第四64位数据元素和所述第五64位数据元素是根据SHA512散列标准的消息元素。

3.如权利要求1或2所述的处理器，其中，所述第一指令是SHA512消息部分扩展指令。

4.如权利要求1至3中的任一项所述的处理器，其中，所述第一64位数据元素用于被存储在所述第一向量寄存器的位[63:0]中，所述第二64位数据元素用于被存储在所述第一向量寄存器的位[127:64]中，所述第三64位数据元素用于被存储在所述第一向量寄存器的位[191:128]中，并且所述第四64位数据元素用于被存储在所述第一向量寄存器的位[255:192]中。

5.如权利要求1至3中的任一项所述的处理器，其中，所述执行电路用于将所述第一64位结果元素存储在所述第一向量寄存器的位[63:0]中，将所述第二64位结果元素存储在所述第一向量寄存器的位[127:64]中，将所述第三64位结果元素存储在所述第一向量寄存器的位[191:128]中，并且将所述第四64位结果元素存储在所述第一向量寄存器的位[255:192]中。

6.如权利要求1至5中的任一项所述的处理器，其中，所述第一向量寄存器是256位向量寄存器。

7.如权利要求1至6中的任一项所述的处理器，其中，所述第一向量寄存器是YMM寄存器。

8.如权利要求1至7中的任一项所述的处理器，其中，所述处理器是复杂指令集计算CISC处理器。