[发明专利]双轨式电源切断系统及方法

说明书

提供用于控制集成双轨式存储电路电源切断的系统及方法。电源切断系统被配置成在维持对存储胞元(VDDM)的电源轨通电的同时使输入及逻辑组件(VDD)的电源轨断电。所述断电系统包括两个电压轨、时钟产生器及用于检测VDD上的功率的功率检测器。当VDD上的电压低于电压阈值时，功率检测器产生隔离功率信号。隔离功率信号被配置成禁用时钟产生器，且因此在断电期间不触发读取/写入循环，降低了动态功率。

技术领域

本公开的实施例是有关于一种半导体存储系统，且更具体来说涉及半导体存储系统的双轨式电源切断管理系统及方法。

背景技术

在低功率存储器中，电源栅极通常用于关闭周边设备及存储阵列。当存储器退出睡眠模式(例如，关机、深度睡眠及轻度睡眠)时，大功率栅极可用于使存储器的内部供应电压斜升。

存储器可有多种形式。举例来说，静态随机存取存储器(static random-accessmemory)是一种使用锁存电路系统(触发器)来储存每一位的随机存取存储器。SRAM是易失性存储器，因此当移除电源时数据会丢失。存储库为逻辑储存单元。存储库通常包括储存单元(存储胞元)的多个行及多个列。控制信号被路由至存储库以启动操作，例如读取及写入操作。操作存储库具有相关的功率成本，传输用于操作这些存储库的控制信号也是如此。这些功率成本包括存储器进入低功率状态及离开低功率状态期间的时间段。

发明内容

根据本公开的一些实施例，提供了用于集成式双轨式存储器(例如，SRAM)电源切断的系统及方法。在一实例中，电路系统包括时钟产生器、逻辑电压轨、存储器电压轨及用于逻辑电压轨的功率检测器。功率检测器被配置成在电源切断期间当逻辑电压轨斜降到指定的电压以下时产生隔离功率信号。隔离功率信号进一步通过一系列逻辑电路系统连接到时钟产生器，使得时钟产生器在逻辑电压轨电源切断期间被禁用。

根据本公开的一些实施例，提供了用于对具有多个电源轨的存储阵列电源切断的系统及方法。具体来说，当存储器电压轨在SRAM内保持通电的同时对集成式双轨式系统的逻辑电压轨电源切断。此可能发生在逻辑电压轨紧接在存储器电压轨之前斜降时，或者存储器电压轨在逻辑电压轨已进行电源切断后的一段时间内保持通电处。在此示例性实施例中，功率检测电路系统连接到逻辑电压轨电源线，使得当逻辑电压轨斜降到低于设计的电压阈值时，将产生隔离功率信号。隔离信号连接到内部信号的多个逻辑电路，以保持动态功率，否则当晶体管由浮接电压触发时可能会浪费动态功率。特别来说，时钟产生器的内部时钟可被禁用，以防止SRAM内额外的读取/写入循环。

根据本公开的一些实施例，提供了一种电源切断管理电路。在一些实施例中，所述电源切断管理电路使用检测第一电源轨上的功率并将第一电源轨的功率传递到各种电平转换器以禁用相关信号的方式来对双轨式存储器进行电源切断。具体来说，电源切断电路系统被配置成当第一电源轨的电源轨低于阈值电压时禁用时钟产生器。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。

图1是绘示根据实施例的被配置成用于存储器(例如，SRAM)中双轨式电源系统电源切断的电源管理电路的框图。

图2是绘示根据实施例的被配置成用于存储器(例如，SRAM)中双轨式电源系统电源切断的电源管理电路的框图。

图3A到图3C是绘示根据实施例的存储器(例如，SRAM)中双轨式电源系统的功率检测器的时序图及逻辑布局图。

图4A到图4B是绘示根据实施例的被配置成用于存储器(例如，SRAM)中双轨式电源系统电源切断的电源管理电路的时序图及逻辑图。

图5A到图5B是绘示根据实施例的被配置成用于存储器(例如，SRAM)中双轨式电源系统电源切断的锁存器的时序图及逻辑图。

图6A到图6B是绘示根据实施例的被配置成用于存储器(例如，SRAM)中双轨式电源系统电源切断的锁存器的时序图及逻辑图。