[发明专利]具有优化读取的非易失性存储器

说明书

本发明题为“具有优化读取的非易失性存储器”。一种实现能够由主机访问(例如，经由PCIe连接)的存储区域(例如，持久性存储区域)和该存储区域的高速缓存的非易失性存储系统共享存储区域和/或高速缓存的结构的细节(例如，高速缓存区段大小)。通过感知存储区域和/或高速缓存的结构的共享细节，主机以利用非易失性存储系统内的并行性的方式布置并发出从持久性存储区域读取数据的请求。例如，主机可以最初每个高速缓存区段发出一个读取请求，以使非易失性存储系统加载高速缓存。随后，对非易失性存储系统进行附加读取请求，其中数据已经加载(或开始加载)在高速缓存中，从而提高性能。

背景技术

本技术涉及非易失性存储器设备的操作。

半导体存储器广泛用于各种电子设备，诸如蜂窝电话、数码相机、个人数字助理、医疗电子器件、移动计算设备、服务器、固态驱动器、非移动计算设备和其他设备。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接到电源(例如，电池)时，非易失性存储器也允许存储和保留信息。非易失性存储器的一个示例为闪存存储器(例如，NAND型闪存存储器和NOR型闪存存储器)。

许多电子设备利用包括非易失性存储器的嵌入式或连接的存储系统。包括嵌入式存储系统或连接到存储系统的电子设备通常被称为主机。存储在嵌入式或连接的存储系统中的数据可以传输到主机以供带有各种应用程序的主机使用。例如，存储系统可以将数据库存储在非易失性存储器中，所述非易失性存储器由主机上的应用程序使用以执行任何数量的任务。应用程序的性能，诸如执行任务所需的时间，对应用程序的用户很重要。为了实现高性能，应用程序需要能够无延迟地从存储系统读取数据，使得应用程序不会由于从存储系统读取数据的延迟而减慢。因此，需要提高从存储系统读取数据的速度。

附图说明

类似编号的元件是指不同的图中的共同部件。

图1A是连接到主机的存储系统的一个实施方案的框图。

图1B是前端处理器电路的一个实施方案的框图。

图1C是后端处理器电路的一个实施方案的框图。

图1D是存储器封装件的一个实施方案的框图。

图1E是与存储器控制器一起使用的易失性存储器的一个实施方案的框图。

图1F是PMR高速缓存的一个实施方案的框图。

图2A是存储器管芯的一个实施方案的功能框图。

图2B是集成存储器组件的一个实施方案的功能框图。

图3示出元块的示例。

图4A示出TLP读取请求消息的结构的一个实施方案。

图4B示出TLP读取完成消息的结构的一个实施方案。

图5A示出多个高速缓存区段，并且示出读取高速缓存区段的内容的示例性次序。

图5B示出针对图5A的实施方案发出TLP读取请求消息的次序。

图6是描述用于读取数据的过程的一个实施方案的流程图。

图7是描述用于读取数据的过程的一个实施方案的流程图。

图8是描述由存储系统执行的过程的一个实施方案的流程图。

图9是描述由主机执行以便从存储系统读取数据的过程的一个实施方案的流程图。

图10是描述当主机请求读取数据时存储系统执行的过程的一个实施方案的流程图。

图11是描述作为读取过程的一部分由存储系统执行的过程的一个实施方案的流程图。

图12A示出多个高速缓存区段和读取高速缓存区段的内容的示例性次序。