[发明专利]低功耗晶振起振电路、芯片及电子设备

权利要求书

1.一种低功耗晶振起振电路，其特征在于，所述低功耗晶振起振电路包括偏置电路、驱动电路和晶振生成电路，所述偏置电路的输入端连接VDD电源，所述偏置电路的输出端连接所述驱动电路的第一输入端，所述驱动电路的第二输入端连接所述晶振生成电路的输出端，所述驱动电路的输出端连接所述晶振生成电路的输入端；其中，

所述偏置电路用于向所述驱动电路提供工作电压；

所述驱动电路用于将第一时钟信号转变为第二时钟信号，所述第一时钟信号为所述晶振生成电路产生的时钟信号，所述第二时钟信号为所述第一时钟信号的反向时钟信号，所述第二时钟信号的振幅与所述工作电压的值成正比例关系；

其中，所述偏置电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、电流源和第一电阻；所述第一晶体管的源极分别连接所述偏置电路的输入端、所述第二晶体管的源极以及所述第三晶体管的源极，所述第一晶体管的栅极分别连接所述第一晶体管的漏极、所述第二晶体管的栅极以及所述第四晶体管的漏极，所述第二晶体管的漏极分别连接所述第三晶体管的栅极和所述第六晶体管的漏极，所述第三晶体管的漏极分别连接所述偏置电路的输出端和所述第七晶体管的源极，所述第四晶体管的栅极分别连接所述第五晶体管的栅极、所述第五晶体管的漏极、所述电流源以及所述第六晶体管的栅极，所述第四晶体管的源极连接所述第一电阻的一端并接地，所述第五晶体管的源极分别连接所述第六晶体管的源极、所述第八晶体管的源极以及所述第一电阻的另一端，所述第七晶体管的栅极分别连接所述第七晶体管的漏极、所述第八晶体管的栅极以及所述第八晶体管的漏极；所述第一晶体管的尺寸与所述第二晶体管的尺寸相同，所述第五晶体管的尺寸与所述第六晶体管的尺寸相同，所述第四晶体管的尺寸小于所述第六晶体管的尺寸；

所述驱动电路包括第九晶体管和第十晶体管；所述第九晶体管的源极连接所述驱动电路的第一输入端，所述第九晶体管的栅极连接所述驱动电路的第二输入端和所述第十晶体管的栅极，所述第九晶体管的漏极分别连接所述驱动电路的输出端和所述第十晶体管的漏极，所述第十晶体管的源极接地；所述第七晶体管的尺寸与所述第九晶体管的尺寸相同，所述第八晶体管的尺寸与所述第十晶体管的尺寸相同；其中，所述工作电压等于第一电压、第一阈值电压、第二阈值电压的和，所述第一阈值电压为所述第七晶体管的阈值电压，所述第二阈值电压为所述第八晶体管的阈值电压，所述第一电压为所述第一电阻两端的电压，所述第七晶体管的阈值电压与所述第九晶体管的阈值电压相同，所述第八晶体管的阈值电压与所述第十晶体管的阈值电压相同。

2.根据权利要求1所述的电路，其特征在于，所述晶振生成电路包括：第二电阻、第一电容、第二电容和无源晶振元器件；

所述第二电阻的一端分别连接所述晶振生成电路的输入端、所述无源晶振元器件的输入端以及所述第一电容的一端，所述第一电容的另一端接地，所述第二电阻的另一端分别连接所述晶振生成电路的输出端、所述无源晶振元器件的输出端以及所述第二电容的一端，所述第二电容的另一端接地。

3.根据权利要求2所述的电路，其特征在于，所述第一阈值电压和所述第二阈值电压的和大于或等于所述无源晶振元器件的驱动电压。

4.一种芯片，其特征在于，所述芯片包括如权利要求1-3任一项所述的低功耗晶振起振电路。

5.一种电子设备，其特征在于，所述电子设备包括如权利要求1-3任一项所述的低功耗晶振起振电路或如权利要求4所述的芯片。