[发明专利]一种无框架的半导体封装结构及其制备工艺

说明书

本发明公开了一种无框架的半导体封装结构及其制备工艺，半导体封装单元包括由上至下连接的塑封体、引线、芯片、粘结层和两个载体基岛；载体基岛包括由下向上逐层电镀形成的镀金层、镀镍支撑体和镀银层；至少一个镀银层的顶面通过粘结层连接有一个芯片，引线的一端与一个芯片的顶部连接，引线的另一端与另一个芯片的顶部或另一个镀银层的顶部连接；塑封体由上至下包围引线、芯片、粘结层、镀银层和镀镍支撑体，且塑封体向下包围镀金层的顶部和外侧面，镀金层的底面平齐于塑封体的底面，镀金层的底面与外部电性连接；通过引线连接的芯片与镀银层、镀镍支撑体和镀金层构成电气连接通道；电镀成型的载体基岛之间相互独立，且具有更小的厚度。

技术领域

本发明涉及半导体技术领域，尤其涉及一种无框架的半导体封装结构及其制备工艺。

背景技术

现有技术的半导体是以框架为基岛进行封装生产的，框架为金属材质，采用冲压或者蚀刻成型，框架的背面覆有粘胶层，容易出现拱起，导致塑封后出现溢胶和残胶现象，影响产品的管脚可焊性，并且背面有粘胶层的框架，成型切割后四周有连筋露出，容易出现分层和毛刺，影响产品的可靠性和成品合格率；再者，框架本体的厚度为0.2mm以上，在结构上的自身缺陷阻碍了更薄的封装要求的实现。

因此，现有技术的含有框架的半导体结构，难于满足目前的轻便化、多功能化、高集成度和高可靠性的消费电子产品的品质要求。

发明内容

针对上述问题，本发明的目的在于提出一种无框架的半导体封装结构，以满足更薄的封装要求。

本发明的另一目的在于提出一种无框架的半导体封装结构的制备工艺，可制备具有良好的导电和导热性能的超薄半导体以满足市场需求。

为达此目的，本发明采用以下技术方案：

一种无框架的半导体封装结构，所述半导体封装结构包括至少一个半导体封装单元，所述半导体封装单元包括由上至下连接的塑封体、引线、芯片、粘结层和两个载体基岛；

所述载体基岛包括由下向上逐层电镀形成的镀金层、镀镍支撑体和镀银层；

至少一个所述镀银层的顶面通过所述粘结层连接有一个所述芯片，所述引线的一端与一个所述芯片的顶部连接，所述引线的另一端与另一个所述芯片的顶部或另一个所述镀银层的顶部连接；

所述塑封体由上至下包围所述引线、所述芯片、所述粘结层、所述镀银层和所述镀镍支撑体，且所述塑封体向下包围所述镀金层的顶部和外侧面，所述镀金层的底面平齐于所述塑封体的底面，所述镀金层的底面与外部电性连接。

进一步的，还包括金属基板；

所述金属基板位于所述塑封体和所述镀金层的下方，所述金属基板的顶面用于承载所述半导体封装单元中的所述镀金层和所述塑封体。

具体的，所述镀镍支撑体的顶部边缘向四周突出于所述镀镍支撑体的外侧面，且所述镀镍支撑体的顶部边缘的表面弯曲下垂；

所述镀银层的边缘外突出于所述镀镍支撑体的顶部边缘0.005-0.055mm；

所述镀镍支撑体的底面与所述镀金层的顶面的形状大小一致；

所述镀银层的边缘向四周突出于所述镀镍支撑体的顶部边缘；

所述镀银层的边缘和所述镀镍支撑体的顶部边缘分别与所述塑封体形成相互卡扣的机械连接结构。

优选的，所述镀银层的底面与所述镀镍支撑体的顶面的形状大小一致；

所述镀银层的厚度不小于0.002mm。

优选的，所述镀金层的厚度不小于0.00005mm。

优选的，所述载体基岛的整体厚度为0.060±0.02mm，所述镀镍支撑体的厚度为0.05±0.005mm。