[发明专利]半导体器件及其制造方法、三维存储器和存储器系统

说明书

本申请提供了一种半导体器件及其制造方法、三维存储器和存储器系统，其中，半导体器件的制造方法包括：去除衬底的一部分以形成至少一个第一鳍部；在第一鳍部的顶面和一对侧面形成半导体层，半导体层包括位于顶面的顶部和位于一对侧面的侧部；去除第一鳍部；以及形成穿过侧部之间的区域的、沿周向环绕顶部的栅极结构。本申请可在鳍式场效应晶体管制造工艺的基础上形成栅极环绕场效应晶体管。

技术领域

本申请涉及半导体技术领域。具体地，本申请涉及一种半导体器件及其制造方法、三维存储器和存储器系统。

背景技术

随着半导体工艺节点推进到10nm以下，常规的金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor MOSFET，MOSFET)的沟道长度也相应缩短，栅极对沟道的控制能力变差，导致短沟道效应(short-channel effects，SCE)更容易发生。

为了提高栅控能力，鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)和栅极环绕场效应晶体管(Gate-all-around Field-Effect Transistor，GAAFET)得到了推广。FinFET的栅极可以从三个表面对鳍部进行控制，对沟道的控制能力更强，而且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性；而GAAFET的栅极从四周包围沟道所在的区域，能够进一步增强栅极对沟道的控制能力，对抑制短沟道效应的效果较为显著。

应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景，然而，这些内容并不一定属于在本申请的申请日之前本领域技术人员已知或理解的内容。

发明内容

本申请一方面提供了一种半导体器件制造方法，该方法包括：去除衬底的一部分以形成至少一个第一鳍部；在所述第一鳍部的顶面和一对侧面形成半导体层，所述半导体层包括位于所述顶面的顶部和位于所述一对侧面的侧部；去除所述第一鳍部；以及形成穿过所述侧部之间的区域的、沿周向环绕所述顶部的栅极结构。

在本申请的一个实施方式中，所述第一鳍部与所述半导体层的材料不同。

在本申请的一个实施方式中，在同一刻蚀工艺下，所述第一鳍部与所述半导体层具有预定的刻蚀选择比，以在去除所述第一鳍部时保留所述半导体层。

在本申请的一个实施方式中，所述第一鳍部包括硅，并且所述半导体层包括硅锗。

在本申请的一个实施方式中，形成所述第一鳍部包括：刻蚀衬底以形成凸出的且分立的多个初始鳍部，所述多个初始鳍部包括至少一个第一初始鳍部；在所述衬底上形成分隔相邻的所述初始鳍部的隔离结构，所述初始鳍部的顶面暴露；以及经由所述第一初始鳍部的与所述隔离结构相对的一对侧面和暴露的顶面，去除所述第一初始鳍部的部分，以形成所述第一鳍部。

在本申请的一个实施方式中，所述多个初始鳍部包括至少一个第二初始鳍部，其中，去除所述第一初始鳍部的部分包括：在所述隔离结构上形成覆盖所述第二初始鳍部的顶面以及所述第一初始鳍部的部分顶面的第一掩模层；以及以第一掩膜层为掩蔽，去除所述第一初始鳍部的所述部分。

在本申请的一个实施方式中，以第一掩膜层为掩蔽，去除所述第一初始鳍部的所述部分包括：去除所述第一初始鳍部的位于其一对侧面和顶面的一部分；去除所述第一掩膜层的位于所述第一初始鳍部的顶面的一部分；在所述第一初始鳍部的暴露的一对侧面形成第二掩膜层；以及以所述第二掩膜层为掩蔽，去除所述第一初始鳍部的位于其顶面的再一部分。

在本申请的一个实施方式中，所述方法还包括：去除所述隔离结构的一部分，以暴露所述第一鳍部和所述第二初始鳍部的远离所述衬底的一部分；以及去除所述至少一个第二初始鳍部的一部分以形成至少一个第二鳍部。