[发明专利]总线系统

说明书

本发明提供一种总线系统。该总线系统包括一主控元件和多个从属元件。每一该从属元件具有一引脚。所述多个从属元件的多个引脚经由一控制线而电连接在一起。一第一从属元件经由该控制线提供一第一时钟信号至每一第二从属元件，以使每一该第二从属元件的一第二时钟信号同步于该第一时钟信号。在所述多个第二时钟信号同步于该第一时钟信号之后，每一该第二从属元件在一时钟相移阶段调整该第二时钟信号的相位，以使该第二时钟信号与该第一时钟信号具有一相位差。每一该第二从属元件的该第二时钟信号与该第一时钟信号之间的该相位差是不同的。

技术领域

本发明有关于一种总线系统，且特别有关于一种具有多个从属元件的总线系统。

背景技术

以往在电脑系统中，晶片组如南桥晶片(south bridge chip)是借由低引脚数(Low Pin Count，LPC)接口来与其他的电路模块，例如具不同功能的系统单晶片(System-on-a-chip，SoC)相电连接。通过低引脚数接口连接的这些外接电路模块可分配到不同的独立地址，南桥晶片可因此以一对多的方式和外接电路模块通信。然而近年来，部分新提出的总线架构，例如增强序列周边设备接口(Enhanced Serial Peripheral Interface，eSPI)总线，仅允许晶片组和外接电路模块间以一对一的机制通信。

因此，需要一种能排程多个电路模块的总线的机制。

发明内容

本发明提供一种总线系统。该总线系统包括一主控元件、一增强序列周边设备接口总线以及经由该增强序列周边设备接口总线电连接于该主控元件的多个从属元件。每一该从属元件具有一引脚，以及所述多个从属元件的所述多个引脚经由一控制线而电连接在一起。所述多个从属元件的一第一从属元件经由该控制线提供一第一时钟信号至所述多个从属元件的每一第二从属元件，以使每一该第二从属元件的一第二时钟信号同步于该第一时钟信号。在所述多个第二时钟信号同步于该第一时钟信号之后，每一该第二从属元件在一时钟相移阶段调整该第二时钟信号的相位，以使该第二时钟信号与该第一时钟信号具有一相位差。每一该第二从属元件的该第二时钟信号与该第一时钟信号之间的该相位差是不同的。

再者，本发明提供一种总线系统。该总线系统包括一主控元件、一增强序列周边设备接口总线以及多个从属元件。所述多个从属元件经由该增强序列周边设备接口总线电连接于该主控元件。每一该从属元件具有一引脚，以及所述多个从属元件的所述多个引脚经由一控制线而电连接在一起。所述多个从属元件是通过驱动该控制线来决定是否通过该增强序列周边设备接口总线与该主控元件进行通信。在所述多个从属元件的一第一从属元件经由该控制线提供一第一时钟信号至所述多个从属元件的每一第二从属元件之后，每一该第二从属元件控制一第二时钟信号与该第一时钟信号之间具有一相位差。每一该第二从属元件的该第二时钟信号与该第一时钟信号之间的该相位差是不同的。

在本发明实施例中，在不需要增加额外引脚的情况下，可使用警示交握控制线来进行时钟相位同步与时钟相移的操作，以排程各从属元件使用总线与主控元件进行通信的优先权。此外，通过调整各从属元件的时钟信号的相位差，可以将驱动警示交握控制线的权力先让给优先权较低的从属元件。于是，可以避免具有较高优先权的从属元件一直占用总线与主控元件进行通信。此外，相较于需要依照优先顺序驱动警示交握控制线的传统总线系统，在本发明实施例中，有中断需求的从属元件可以在检测到警示交握控制线未被驱动之后的时钟信号的同一周期内就驱动警示交握控制线，因此可以提升与主控元件进行通信的效率。使得总线系统对于紧急事件，可以有更快的反应速度与更灵活的应对政策。

附图说明

图1显示根据本发明一些实施例所述的总线系统。

图2显示根据本发明一些实施例所述的图1中总线系统的连接配置图。

图3显示根据本发明一些实施例所述的总线系统的时钟相移(clock phaseshift)排程控制方法的流程图。