[发明专利]PTP芯片时钟模块的实现方法和装置

权利要求书

1.一种PTP芯片时钟模块的实现方法，其特征在于，所述芯片时钟模块包括秒计数器和纳秒计数器，其中，所述方法包括：

根据本地晶振参考时钟的时钟周期确定纳秒固定累加值period，纳秒计数器在每个时钟周期根据纳秒固定累加值period进行相应加操作，并在纳秒计数器加满10^9＝1000000000时向秒计数器进位；

PTP软件协议栈根据PTP协议报文计算时间偏移Offset和频率偏移Drift，并根据频率偏移Drift计算出纳秒调整周期数N＝10^9/period/Drift，将时间偏移Offset、纳秒调整周期数N以及频率偏移Drift的符号位发送到芯片时钟模块；

芯片时钟模块将接收到的时间偏移Offset设置到秒调整值OffsetS和纳秒调整值OffsetNs，再根据频率偏移Drift的符号位以及纳秒调整周期数N触发设置纳秒固定累加值period加1或者减1；

芯片时钟模块输出同步校正后的秒时间戳和纳秒时间戳。

2.根据权利要求1所述的方法，其特征在于，在频率偏移Drift0时，则每隔N个时钟周期设置纳秒固定累加值period加1；在频率偏移Drift0时，则每隔N个时钟周期设置纳秒固定累加值period减1。

3.根据权利要求2所述的方法，其特征在于，所计算的纳秒调整周期数N被存入到芯片时钟模块的寄存器中。

4.根据权利要求3所述的方法，其特征在于，所述芯片时钟模块在输出同步校正后的秒时间戳和纳秒时间戳时，还输出秒脉冲PPS信号。

5.根据权利要求1所述的方法，其特征在于，PTP软件协议栈根据PTP协议报文计算时间偏移Offset包括：

获取Sync报文和Delay_Req报文发送和接收的四个时间戳t1、t2、t3、t4，计算出主从设备之间的平均路径延时为：

Delay＝[(t2–t1)+(t4–t3)]/2＝[(t4–t1)–(t3–t2)]/2，

进而计算出主从设备的时间偏移为：

Offset＝t2-t1-Delay＝[(t2–t1)+(t3–t4)]/2。

6.根据权利要求5所述的方法，其特征在于，PTP软件协议栈根据PTP协议报文计算频率偏移Drift包括：

通过主设备定时向从节点发送Sync报文，比较多次Sync报文的发送时间间隔Δ1和到达从设备的时间间隔Δ2，从而获得主从设备的频率偏移为：

Drift＝(Δ2-Δ1)/Δ2。

7.一种PTP芯片时钟模块的实现装置，其特征在于，所述装置包括：

芯片时钟模块，包括秒计数器和纳秒计数器；

纳秒计数器加操作模块，用于根据本地晶振参考时钟的时钟周期确定纳秒固定累加值period，纳秒计数器在每个时钟周期根据纳秒固定累加值period进行相应加操作，并在纳秒计数器加满10^9＝1000000000时向秒计数器进位；

纳秒调整周期数计算模块，用于通过PTP软件协议栈根据PTP协议报文计算时间偏移Offset和频率偏移Drift，并根据频率偏移Drift计算出纳秒调整周期数N＝10^9/period/Drift，将时间偏移Offset、纳秒调整周期数N以及频率偏移Drift的符号位发送到芯片时钟模块；

芯片时钟调整模块，用于将接收到的时间偏移Offset设置到秒调整值OffsetS和纳秒调整值OffsetNs，再根据频率偏移Drift的符号位以及纳秒调整周期数N触发设置纳秒固定累加值period加1或者减1；

芯片时钟输出模块，输出同步校正后的秒时间戳和纳秒时间戳。