[发明专利]错误检测事件机制

说明书

本申请案涉及错误检测事件机制。所述存储器系统可识别故障状态且将指示在所述存储器系统处存在所述故障状态的第一指示的消息传输到主机系统。在一些情况中，所述存储器系统可基于识别所述故障状态在所述存储器系统的寄存器中设置指示所述故障状态的类型的第二指示。所述存储器系统可基于所述第一指示及所述第二指示执行恢复程序。

交叉参考

本专利申请案主张由卡列罗(Cariello)在2021年1月22日申请的标题为“错误检测事件机制(ERROR DETECTION EVENT MECHANISM)”的第63/140,666号美国临时专利申请案的优先权，所述美国专利申请案被转让给其受让人且以其全文引用方式明确并入本文中。

技术领域

技术领域涉及错误检测事件机制。

背景技术

存储器装置广泛用于在各种电子装置中存储信息，所述电子装置例如计算机、无线通信装置、相机、数字显示器等。信息通过将存储器装置内的存储器单元编程到各种状态来存储。举例来说，二进制存储器单元可被编程到通常对应于逻辑1或逻辑0的两种支持状态中的一者。在一些实例中，单个存储器单元可支持多于两种可能状态，其中任一者可被存储器单元存储。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、“或非”(NOR)及“与非”(NAND)存储器装置及其它。存储器装置可为易失性或非易失性的。易失性存储器单元(例如，DRAM单元)可随时间丢失其经编程状态，除非其由外部电源周期性刷新。即使在无外部电源的情况下，非易失性存储器单元(例如，NAND存储器单元)也可维持其经编状态达延长时段。

发明内容

描述一种设备。所述设备包含：存储器装置；寄存器；及控制电路，其与所述存储器装置耦合且经配置以致使所述设备：识别所述设备的故障状态；至少部分基于识别所述故障状态将指示在所述设备处存在所述故障状态的第一指示的消息传输到主机系统；至少部分基于识别所述故障状态在所述寄存器中设置指示所述故障状态的类型的第二指示；及至少部分基于所述第一指示及所述第二指示执行恢复程序。

描述一种存储代码的非暂时性计算机可读媒体。所述存储代码的非暂时性计算机可读媒体包含当由电子装置的处理器执行时致使所述电子装置进行以下操作的指令：识别存储器系统的故障状态；至少部分基于识别所述故障状态将指示在所述存储器系统处存在所述故障状态的第一指示的消息传输到主机系统；至少部分基于识别所述故障状态在与所述存储器系统相关联的寄存器中设置指示所述故障状态的类型的第二指示；及至少部分基于所述第一指示及所述第二指示执行恢复程序。

描述一种方法。在存储器系统处执行的所述方法包含：识别所述存储器系统的故障状态；至少部分基于识别所述故障状态将指示在所述存储器系统处存在所述故障状态的第一指示的消息传输到主机系统；至少部分基于识别所述故障状态在与所述存储器系统相关联的寄存器中设置指示所述故障状态的类型的第二指示；及至少部分基于所述第一指示及所述第二指示执行恢复程序。

附图说明

图1说明根据本文中所公开的实例的支持错误检测事件机制的系统的实例。

图2说明根据本文中所公开的实例的支持错误检测事件机制的流程图的实例。

图3说明根据本文中所公开的实例的支持错误检测事件机制的消息的实例。

图4说明根据本文中所公开的实例的支持错误检测事件机制的表的实例。