[发明专利]多核处理器共享并行总线的方法

说明书

本发明公开的一种多核处理器共享并行总线的方法，能保证多核处理器每个核上的功能应用都能及时获得总线访问权。本发明通过下述技术方案下述：多核处理器每个核对应一个总线操作缓冲队列；每个核发起的总线操作打包成总线操作描述符，然后再放入该核对应的总线操作缓冲队列；来自多核处理器n核的总线操作缓冲队列通过顺次串联的总线操作调度器和总线操作执行器，基于总线操作描述符、总线操作缓冲队列，实现并行总线的虚拟，为每个核虚拟一个并行总线；总线操作调度器采用公平队列算法，解析总线操作描述符后交给总线操作执行器，等待总线操作执行器执行完成后，再从下一个总线操作缓冲队列中取总线操作描述符，并将返回值置为同步操作完成标识。

技术领域

本发明涉及嵌入式领域一种多核处理器共享并行总线的方法。

背景技术

为了解决计算能力需求与功耗增加之间的日益突出的矛盾，近几年，主流处理器厂家改变了原本主要通过提升频率来提高性能的方法，处理器设计正在向增加处理核数量的方向发展，多核处理器以较低的功耗提供了更强的计算处理能力。多核处理器指的是在一个芯片上集成了多个计算核心的处理器，相比于单核，多核处理器优势明显：多核处理器每个核心工作在较低的频率上，在通过并行运行来提高整体性能的同时有效的解决了散热问题；同一芯片上的多个核心互联线路极短，有利于降低通信延迟，提高数据传送带宽；多核处理器有利于指令级并行和线程级并行，充分挖掘程序潜在的并行性。目前，常见的嵌入式多核处理都带有并行总线接口，用于扩展存储器及其他外设，例如：DSP的EMIF、PowerPC的LOCALBUS、ARM的AXI。在综合化系统中，为了小型化和低功耗，需要在多核处理器的不同核上部署不同的功能应用，每个功能应用都需要访问处理器自带的并行总线。但现有解决方案都是针对基于包交互的高速总线的情况，鲜有多核共享并行总线的解决方案。

发明内容

本发明针对现有技术存在问题和不足之处，其的目的在于提供一种能够保证多核处理器每个核上的功能应用都能及时的获得总线访问权，具有确定性时延保障，基于最小访问颗粒度的多核处理器公平共享并行总线的方法。

为达到以上目的，本发明提供的一种多核处理器共享并行总线的方法，具有如下技术特征：基于最小访问颗粒度的多核处理器每个核对应一个总线操作缓冲队列，同一核的读、写、同步写等操作放入同一总线操作缓冲队列；每个核发起的总线操作先打包成总线操作描述符，然后再放入该核对应的总线操作缓冲队列，如果是同步写或者读操作，则等待操作完成即总线操作执行器将返回地址值为同步操作完成标识valid后返回，如果是写操作，则直接返回；来自多核处理器的核0、核1…核n的总线操作缓冲队列通过顺次串联的总线操作调度器和总线操作执行器，基于总线操作描述符、总线操作缓冲队列，实现并行总线的虚拟，为每个核虚拟一个并行总线；总线操作调度器采用公平队列算法，每次从一个总线操作缓冲队列中取出一个总线操作描述符交给总线操作执行器，等待总线操作执行器执行完成后，再从下一个总线操作缓冲队列中取总线操作描述符；总线操作执行器解析总线操作描述符，根据解析出的操作码确定同步写操作、写操作和读操作，如果操作码是同步写，则直接调用总线驱动器，将写操作值写入总线地址对应的空间，并将返回值置为同步操作完成标识valid，如果操作码是写，则直接调用总线驱动器，将写操作值写入总线地址对应的空间，如果操作码是读，则直接调用总线驱动器，将总线地址对应的空间的值读取出来后，写入读操作地址对应空间，并将返回值置为同步操作完成标识valid。

本发明相比于现有技术具有如下有益效果：

本发明采用数量为多核处理器核数的总线操作缓冲队列，每个核对应一个总线操作缓冲队列，通过总线操作调度器相连的总线操作执行器，基于总线操作描述符、总线操作缓冲队列、总线操作调度器和总线操作执行器实现并行总线的虚拟，为每个核虚拟一个并行总线，提供了一种能够保证多核处理器每个核上的功能应用都能及时的获得总线访问权的多核处理器共享并行总线的方法。