[发明专利]存储器电路及其操作方法

权利要求书

1.一种存储器电路，包括：

非易失性存储器单元；

感测放大器，连接至所述非易失性存储器单元，并且被配置为生成第一输出信号；以及

检测电路，连接至所述感测放大器和所述非易失性存储器单元，所述检测电路被配置为锁存所述第一输出信号并且中断所述非易失性存储器单元和所述感测放大器之间的电流路径。

2.根据权利要求1所述的存储器电路，其中，所述非易失性存储器单元包括：

第一晶体管，包括第一栅极、第一漏极和第一源极，其中，所述第一栅极连接至编程字线；以及

第二晶体管，包括第二栅极、第二漏极和第二源极，其中，所述第二栅极连接至读取字线，所述第二漏极连接至所述第一源极，并且所述第二源极连接至所述感测放大器。

3.根据权利要求2所述的存储器电路，其中，所述感测放大器包括：

比较器，包括第一输入端子、第二输入端子和第一输出端子，所述第一输入端子通过第一节点连接至所述非易失性存储器单元，并且被配置为接收第一电压，所述第二输入端子被配置为接收第二电压，所述第一输出端子被配置为输出所述第一输出信号。

4.根据权利要求3所述的存储器电路，其中，所述感测放大器还包括：

第一电流源，具有第一端和第二端，所述第一电流源的所述第一端连接至所述第一节点、所述比较器的第一输入端子以及所述非易失性存储器单元，并且所述第一电流源的所述第二端连接至第一电压源。

5.根据权利要求4所述的存储器电路，其中，所述检测电路包括：

第一反相器，包括：

所述第一反相器的第一输入端子，连接至所述比较器的所述第一输出端子并且被配置为接收所述第一输出信号；和

所述第一反相器的第一输出端子，被配置为生成反相的第一输出信号；以及

第三晶体管，包括第三栅极、第三漏极和第三源极，其中，所述第三晶体管的所述第三栅极连接至所述第一反相器的所述第一输出端子并且被配置为接收所述反相的第一输出信号，所述第三晶体管的所述第三源极连接至与所述第一电压源不同的第二电压源，并且所述第三晶体管的所述第三漏极连接至所述第一节点、所述比较器的所述第一输入端子、所述非易失性存储器单元和所述第一电流源的所述第一端，

其中，所述第一输出信号对应于存储在所述非易失性存储器单元中的数据。

6.一种存储器电路，包括：

第一非易失性存储器单元，被配置为存储第一值；

第二非易失性存储器单元，被配置为存储与所述第一值反相的第二值；

第一感测放大器，连接至所述第一非易失性存储器单元，并且被配置为生成第一输出信号；

第二感测放大器，连接至所述第二非易失性存储器单元，并且被配置为生成第二输出信号；以及

锁存器，连接至所述第一感测放大器和所述第二感测放大器，并且被配置为锁存所述第一输出信号和所述第二输出信号。

7.根据权利要求6所述的存储器电路，其中，所述锁存器包括：

第一NAND逻辑门，包括第一输入端子、第二输入端子和第一输出端子，所述第一NAND逻辑门的所述第一输入端子连接至所述第一感测放大器，并且被配置为接收所述第一输出信号，并且所述第一NAND逻辑门的所述第一输出端子被配置为输出第一NAND输出信号；以及

第二NAND逻辑门，包括第一输入端子、第二输入端子和第一输出端子，所述第二NAND逻辑门的所述第一输入端子连接至所述第一感测放大器，并且被配置为接收所述第二输出信号，并且所述第二NAND逻辑门的所述第一输出端子被配置为输出第二NAND输出信号，

其中，所述第一NAND逻辑门的所述第二输入端子连接至所述第二NAND逻辑门的所述第一输出端子，并且被配置为接收所述第二NAND输出信号，并且

所述第二NAND逻辑门的所述第二输入端子连接至所述第一NAND逻辑门的所述第一输出端子，并且被配置为接收所述第一NAND输出信号。