[发明专利]一种基于SGT-MOSFET的电压采样结构

说明书

本发明提供一种基于SGT‑MOSFET的电压采样结构，包括：SGT‑MOSFET主元胞区、第一采样元胞区和第二采样元胞区，SGT‑MOSFET主元胞区的源极与第一采样元胞区的源极和第二采样元胞区的源极电连接，SGT‑MOSFET主元胞区与第一采样元胞区和第二采样元胞区的屏蔽栅不存在电气连接，第一采样元胞区的屏蔽栅与第二采样元胞区的屏蔽栅电气连接，终端区包围SGT‑MOSFET主元胞区、第一采样元胞区和第二采样元胞区。本发明提出的基于SGT‑MOSFET的电压采样结构可以得到与器件漏极电压变化趋势相同的电压，及时实现采样，及时反馈。

技术领域

本发明属于功率半导体器件领域，具体是一种基于SGT-MOSFET的电压采样结构。

背景技术

功率半导体器件是半导体领域的重要研究内容之一，主要应用于现代电子系统的功率处理单元，是当今消费类电子、工业控制和国防装备等领域中的关键技术之一。功率驱动相关的高压、功率集成电路和系统中，都需要对高压、功率集成电路输入/输出性能和负载情况等进行检测，做到对电路和系统的实时保护，满足集成电路和系统的智能化，有效地保证系统正常和可靠地工作。

功率半导体器件在实际应用中面临诸多失效情况，如开关频率很高的场合，由于电路中会存在杂散电感，会产生浪涌电压影响器件正常工作的情况等。模块中器件的损坏将直接影响电路系统的可靠性与稳定性，因此对器件的电压进行采样，及时监控模块中的浪涌电压对于避免模块中器件的损坏，提高电路系统的可靠性与稳定性非常重要。传统采样技术主要是通过外围元器件实现的，这些元器件可能存在与主要器件的兼容性较差，制作成本增加、应用电路体积大、电压采样跟随性差等问题。

基于此，本发明提供了一种基于屏蔽栅MOSFET(Shielded Gate Trench MOSFET,SGT-MOSFET)器件的电压采样结构，以解决电压采样困难的问题。

发明内容

本发明的目的是提出一种基于SGT-MOSFET的电压采样结构，可以得到与器件漏极电压变化趋势相同的电压，及时实现采样，及时反馈，并且不额外增加器件的面积。

为实现上述发明目的，本发明技术方案如下。

一种基于SGT-MOSFET的电压采样结构，包括：SGT-MOSFET主元胞区，具有沟槽，所述沟槽中设置有屏蔽栅；第一采样元胞区，设置于所述SGT-MOSFET主元胞区的一侧，所述第一采样元胞区具有沟槽，所述沟槽中设置有屏蔽栅；第二采样元胞区，设置于所述SGT-MOSFET主元胞区的一侧，所述第二采样元胞区具有沟槽，所述沟槽中设置有屏蔽栅；所述SGT-MOSFET主元胞区的源极与第一采样元胞区的源极和第二采样元胞区的源极电连接，所述SGT-MOSFET主元胞区与所述第一采样元胞区的屏蔽栅和所述第二采样元胞区的屏蔽栅不存在电气连接，所述第一采样元胞区的屏蔽栅与所述第二采样元胞区的屏蔽栅电气连接；终端区，包围所述SGT-MOSFET主元胞区、第一采样元胞区和第二采样元胞区。

优选地，所述第一采样元胞区和所述第二采样元胞区分别有两个，所述两个第一采样元胞区分别对称分布在SGT-MOSFET主元胞区的上下两端，所述两个第二采样元胞区分别对称分布在MOSFET主元胞区的左右两端，所述第一采样元胞区和所述第二采样元胞区包含个数相等的元胞。

优选地，所述第一采样元胞区的屏蔽栅与所述第二采样元胞区的屏蔽栅通过环形多晶硅电气连接。