[发明专利]本地放大电路、数据读出方法和存储器

说明书

本公开涉及半导体电路设计领域，特别涉及一种本地放大电路、数据读出方法和存储器，包括：写控制晶体管基于写使能信号，将全局数据线连接至本地数据线；列选择晶体管基于列选择信号，将位线连接至本地数据线；第一控制PMOS管，栅极连接本地数据线，源极或漏极的其中一端连接全局数据线，另一端连接读控制晶体管；第二控制PMOS管，栅极连接互补本地数据线，源极或漏极的其中一端连接互补全局数据线，另一端连接读控制晶体管；预充电模块，用于将本地数据线和互补本地数据线预充电至高电平；读控制晶体管基于读使能信号，将第一控制PMOS管和第二控制PMOS管与读控制晶体管相连的端子上拉/下拉至预设电平，缩短列选择信号和读使能信号之间的时间间隔。

技术领域

本公开涉及半导体电路设计领域，特别涉及一种本地放大电路、数据读出方法和存储器。

背景技术

存储器在进行数据读出的过程中，数据依次由位线/互补位线传输至本地数据线/互补本地数据线，再传输至全局数据线/互补全局数据线，数据由本地数据线/互补本地数据线传输至全局数据线/互补全局数据线基于本地放大电路实现。

本地放大电路在进行读操作时，需要等待数据从位线/互补位线传输至本地数据线/互补本地数据线，之后在提供读使能信号，将数据进一步读出至全局数据线/互补全局数据线；若数据未完全传递到本地数据线/互补本地数据线而提供读使能信号，此时，本地数据线/互补本地数据线均为高电平，本地数据线/互补本地数据线会被同时放电，造成本地放大电路的读取错误或造成不必要的功耗损失，而列选择信号提供至读使能信号提供的时间间隔会影响存储器的性能。

因此，当下亟待设计一种信号的读出电路，以缩短列选择信号提供至读使能信号提供的时间间隔，从而优化存储器的性能。

发明内容

本公开实施例提供一种本地放大电路、数据读出方法和存储器，在数据读出阶段，缩短列选择信号和读使能信号之间的时间间隔，加快存储器的数据读出。

本公开实施例提供了一种本地放大电路，包括：写控制晶体管，被配置为，基于写使能信号，将全局数据线连接至本地数据线，并将互补全局数据线连接至互补本地数据线；列选择晶体管，被配置为，基于列选择信号，将位线连接至本地数据线，并将互补位线连接至互补本地数据线；第一控制PMOS管，栅极连接本地数据线，源极或漏极的其中一端连接全局数据线，另一端连接读控制晶体管；第二控制PMOS管，栅极连接互补本地数据线，源极或漏极的其中一端连接互补全局数据线，另一端连接读控制晶体管；预充电模块，连接本地数据线和互补本地数据线，用于将本地数据线和互补本地数据线预充电至高电平；读控制晶体管被配置为，基于读使能信号，将第一控制PMOS管和第二控制PMOS管与读控制晶体管相连的端子上拉/下拉至预设电平；预设电平与全局数据线和互补全局数据线的预充电电平相反。

基于本实施例提供的本地放大电路，通过预充电模块将本地数据线和互补本地数据线预充电至高电平，高电平无法开启第一控制PMOS管和第二控制PMOS管，在数据写入阶段，提供写使能信号，全局数据线和互补全局数据线上的数据传输至本地数据线和互补本地数据线，由于读控制晶体管无法导通，第一控制PMOS管和第二控制PMOS管的导通并不影响存储器的数据写入；在数据读出阶段，可以提前提供读使能信号，此时由于第一控制PMOS管和第二控制PMOS管无法导通，并不影响存储器的数据读出，当提供列选择信号后，位线和互补位线的数据被同步至本地数据线和互补本地数据线，第一控制PMOS管或第二控制PMOS管导通，从而导通相应的读出通路，将本地数据线和互补本地数据线上的数据传输至全局数据线和互补全局数据线；从而实现在数据读出阶段，缩短列选择信号和读使能信号之间的时间间隔，加快存储器的数据读出。

另外，高电平由本地放大电路所属存储器的内部电源电压提供。

另外，预充电模块包括预充电MOS管，预充电MOS管的栅极用于接收预充电信号，源极或漏极的其中一端连接本地数据线和互补本地数据线，另一端用于接收内部电源电压。