[发明专利]基于FPGA的便携式芯片测试方法及装置

说明书

本发明公开了一种基于FPGA的便携式芯片测试方法及装置，该方法的步骤包括：通过主控DSP单元的EMIF接口对FPGA单元内的控制寄存器写值进行初始化配置，配置为慢速扫描模式或实速测试模式；通过主控DSP单元的EMIF接口将测试码按管脚写入FPGA单元内相应的FIFO中；测试控制器实时选中FIFO，使所有管脚测试码同步向待测DSP芯片输出；从待测DSP芯片中的输出端口读回测试响应，进行分析处理。该装置用来实施上述方法。本发明具有结构简单紧凑、操作简便、成本低、适用范围广等优点。

技术领域

本发明主要涉及到芯片测试技术领域，特指一种基于FPGA的便携式芯片测试方法及装置。

背景技术

在芯片的设计与制造过程中，测试是至关重要的一个环节，尽可能正确地筛选出失效或半失效的芯片，能有效降低后续生产和维护成本。

目前，扫描测试(SCAN)是最常用的一种可测性设计技术，其使用扫描触发器替换原有的部分或全部普通D触发器构造扫描链，可以获取芯片内部的状态并输出(参见图1)。

扫描测试过程一般有三个阶段，扫描移位阶段(Shift in)，捕获阶段(Capture)和扫描输出阶段(Shift out)。而扫描测试又分为基于固定型故障的测试(stuck—at测试或慢速扫描测试)和基于时延故障的测试(实速测试)；两者的区别主要在捕获阶段，慢速扫描测试在捕获阶段使用的时钟是几十MHz的慢速扫描移位时钟，只使用一拍作为capture，而实速测试在捕获阶段使用的是芯片实际工作的几百MHz甚至上GHz高速时钟，需要两拍高速时钟脉冲作为launch和capture(参见图2)。

在目前的实际应用当中，芯片测试过程主要依赖自动测试设备(Auto TestEquipment，ATE)来实现，但ATE设备的价格普遍十分昂贵，体积庞大，且需要精确的设置和专业人员进行操作，测试成本较高。

FPGA芯片具有可编程可实现数据的获取和高速传输的功能，因此可以用来实现ATE测试机台的大部分功能，并能保证一定的精度。

当前对基于FPGA的芯片测试研究大多针对晶体管规模较小，管脚数目较少的芯片，或是借助FPGA对芯片进行功能性的测试，没有针对芯片生产过程中出现的缺陷和故障的FPGA便携式测试方法的研究。国外有研究利用基于FPGA的慢速扫描测试检测芯片固定故障但故障覆盖率以及成品率不高且未能实现实速测试以诊断芯片的时延故障。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单紧凑、操作简便、成本低、适用范围广的基于FPGA的便携式芯片测试方法及装置。

为解决上述技术问题，本发明采用以下技术方案：

一种基于FPGA的便携式芯片测试方法，其步骤包括：

通过主控DSP单元的EMIF接口对FPGA单元内的控制寄存器写值进行初始化配置，配置为慢速扫描模式或实速测试模式；

通过主控DSP单元的EMIF接口将测试码按管脚写入FPGA单元内相应的FIFO中；

测试控制器实时选中FIFO，使所有管脚测试码同步向待测DSP芯片输出；

从待测DSP芯片中的输出端口读回测试响应，进行分析处理。

作为本发明方法的进一步改进：所述慢速扫描测试的流程包括：

步骤S10：由工具链软件生成.wgl测试码文件，使用Python转码处理后按管脚保存为.bin文件；

步骤S20：开始测试，上位机通过网口TCP传输测试码.bin文件至主控DSP单元，存入其相连地DDR3中，通过主控DSP单元的EMIF接口对FPGA单元内的控制寄存器写值进行初始化配置，配置为慢速扫描模式；