[发明专利]半导体结构和半导体结构的制备方法

权利要求书

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底中具有沟槽隔离结构，藉由所述沟槽隔离结构于所述衬底中隔离出若干个有源区；

字线沟槽，所述字线沟槽开设在所述有源区中；

掺杂区，设置在所述字线沟槽两侧，与所述字线沟槽位于同一有源区中；

位于相邻所述字线沟槽之间的掺杂区与所述字线沟槽之间设置有预设间距。

2.根据权利要求1所述的半导体结构，其特征在于，所述预设间距的范围为3-30nm。

3.根据权利要求1所述的半导体结构，其特征在于，

所述掺杂区包括第一掺杂区和第二掺杂区，所述第二掺杂区设置于两个所述字线沟槽之间，所述第一掺杂区设置有两个，每个所述第一掺杂区分别设置在所述字线沟槽远离所述第二掺杂区的一侧。

4.根据权利要求3所述的半导体结构，其特征在于，所述字线沟槽中设置有埋入式字线，所述埋入式字线包括介质层和导电层，所述导电层填充于所述字线沟槽内，所述导电层与所述字线沟槽内表面之间设置有介质层；

所述介质层的材质包括氮化物、氧化物和氮氧化物中的一种或多种。

5.根据权利要求4所述的半导体结构，其特征在于，

所述导电层包括主体层和过渡层，所述过渡层设置于所述主体层外侧；

所述主体层材质包括钨和多晶硅，所述过渡层材质包括氮化钛或氮化钽。

6.根据权利要求1所述的半导体结构，其特征在于，还包括位线，所述位线位于所述衬底上与所述第二掺杂区相对应的位置，所述位线和所述第二掺杂区之间设置有位线接触结构，所述衬底上开设有位线接触沟槽，所述位线接触结构位于所述位线接触沟槽内，所述位线接触结构电性连接所述第二掺杂区和所述位线。

7.根据权利要求4或5所述的半导体结构，其特征在于，所述介质层的厚度介于0.3-7nm。

8.根据权利要求5所述的半导体结构，其特征在于，所述过渡层的厚度介于0.1-3nm。

9.根据权利要求1-6中任一项所述的半导体结构，其特征在于，位于两个所述字线沟槽之间的所述掺杂区与所述字线沟槽之间设置有隔离介质层；

所述隔离介质层的介电常数介于3～8。

10.一种半导体结构的制备方法，其特征在于，包括：

提供衬底；

在所述衬底上形成隔离沟槽结构，通过所述隔离沟槽结构将所述衬底隔离出若干个有源区；

在同一有源区中开设两个字线沟槽；

在所述字线沟槽的两侧分别形成掺杂区；其中，所述掺杂区与所述字线沟槽位于同一有源区中，位于两个所述字线沟槽之间的所述掺杂区与所述字线沟槽之间具有预设间距。

11.根据权利要求10所述的半导体结构的制备方法，其特征在于，在同一有源区中开设两个字线沟槽，包括：在所述字线沟槽内形成埋入式字线；

在所述字线沟槽内形成埋入式字线，包括：

在所述字线沟槽内表面形成介质层；其中，所述介质层形成于所述字线沟槽的底部及侧壁；

在所述介质层内填充金属层；其中，所述金属层包括主体层和过渡层。

12.根据权利要求11所述的半导体结构的制备方法，其特征在于，在所述字线沟槽的两侧分别形成掺杂区，包括：

在所述衬底上形成第一掩膜层，所述第一掩膜层覆盖所述字线沟槽和第二衬底部的顶表面，并暴露位于第一衬底部的顶表面；其中，所述第二衬底部位于两个所述字线沟槽之间，所述第一衬底部位于所述字线沟槽远离所述第二衬底部的一侧；

在所述第一衬底部上通过离子注入的方式形成第一掺杂区。