[发明专利]封装件及其形成方法在审
申请号: | 202210038417.1 | 申请日: | 2022-01-13 |
公开(公告)号: | CN114765165A | 公开(公告)日: | 2022-07-19 |
发明(设计)人: | 余振华;陈颉彦;王垂堂;蔡仲豪 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L25/18;H01L21/50;H01L23/538;H01L23/31 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 及其 形成 方法 | ||
1.一种形成封装件的方法,包括:
形成重构晶圆,包括:
在载体上方形成再分布结构;
在所述再分布结构上方接合第一多个存储器管芯;
在所述再分布结构上方接合多个桥接管芯;
在所述第一多个存储器管芯和所述多个桥接管芯上方接合多个逻辑管芯,其中,所述多个桥接管芯中的每个互连所述多个逻辑管芯中的四个并且与所述多个逻辑管芯中的四个的角部区域重叠;以及
在所述多个逻辑管芯上方接合第二多个存储器管芯,其中,所述多个逻辑管芯形成第一阵列,并且所述第二多个存储器管芯形成第二阵列。
2.根据权利要求1所述的方法,还包括:
将封装组件接合至所述重构晶圆以形成附加封装件。
3.根据权利要求2所述的方法,其中,在将所述封装组件接合至所述重构晶圆时,所述重构晶圆包括所述第一阵列和所述第二阵列。
4.根据权利要求3所述的方法,还包括:将插座附接至所述附加封装件,其中,在附接所述插座之后时,所述重构晶圆包括所述第一阵列和所述第二阵列两者。
5.根据权利要求1所述的方法,还包括:
将所述第一多个存储器管芯和所述多个桥接管芯密封在第一密封剂中;
将所述多个逻辑管芯密封在第二密封剂中;以及
将所述第二多个存储器管芯密封在第三密封剂中。
6.根据权利要求5所述的方法,其中,所述重构晶圆在所述第一密封剂和所述第三密封剂中没有逻辑管芯,并且在所述第二密封剂中没有存储器管芯。
7.根据权利要求5所述的方法,其中,所述多个逻辑管芯具有与所述第一密封剂的顶面物理接触的底面。
8.根据权利要求5所述的方法,其中,所述第二密封剂被密封在所述第一密封剂上方并且与所述第一密封剂物理接触。
9.一种封装件,包括:
再分布结构;
第一多个存储器管芯,位于所述再分布结构上方;
多个桥接管芯,位于所述再分布结构上方;
多个逻辑管芯,位于所述第一多个存储器管芯和所述多个桥接管芯上方,其中,所述多个桥接管芯中的每个互连所述多个逻辑管芯中的至少两个并且与所述多个逻辑管芯中的至少两个的角部区域重叠;以及
第二多个存储器管芯,位于所述多个逻辑管芯上方并与所述多个逻辑管芯接合,其中,所述多个逻辑管芯形成第一阵列,并且所述第二多个存储器管芯形成第二阵列。
10.一种封装件,包括:
重构晶圆,包括:
再分布结构,包括多条再分布线;
多个桥接管芯,位于所述再分布结构上方并接合至所述再分布结构;
多个逻辑管芯,位于所述多个桥接管芯上方并接合至所述多个桥接管芯,其中,所述多个桥接管芯中的至少一个接合至所述多个逻辑管芯中的四个的角部区域;以及
第二多个存储器管芯,位于所述多个逻辑管芯上方并接合至所述多个逻辑管芯,其中,所述第二多个存储器管芯接合至所述多个逻辑管芯。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210038417.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类