[发明专利]熔丝烧录电路

说明书

提供了一种熔丝烧录电路，包括：烧录晶体管，其栅极与烧录使能信号相连，并且被配置为在所述烧录使能信号的控制下导通或断开；熔丝电阻，与所述烧录晶体管串联在电源电压和地电压之间，并且被配置为在所述烧录晶体管导通时熔断以执行烧录；读取电路，与所述熔丝电阻的第一端相连，并且被配置为输出烧录输出信号，所述烧录输出信号指示所述熔丝烧录电路是否已经执行烧录；以及锁存器，被配置为对经由所述读取电路输出的烧录输出信号进行锁存。本公开提出的熔丝烧录电路设计方案，通过采用极简的电路连接方式和元器件，可以实现熔丝烧录和读取烧录信息，提高芯片的精度，实现小尺寸、高可靠性的熔丝电路。

技术领域

本公开涉及集成电路设计领域，特别是一种熔丝烧录电路。

背景技术

随着集成电路产业的不断发展，芯片技术的不断更新，芯片的尺寸逐渐缩小，与此同时，对于电路的精度要求却逐步提升。但是在芯片生产制造的过程中，由于受到厂商工艺偏差、版图失配以及芯片生产批次不同等因素的影响，实际的电路测试结果与仿真设计时的期望值可能会产生较大偏差。因此，可以根据现有技术在电路设计时候加入熔丝(fuse)电路或者根据ROM或OTP技术来实现一些电路参数或者控制的调整并且永久固化下来。由于fuse电路结构相对简单，且在芯片大规模量产时可靠性较高，因此目前fuse电路在芯片高精度设计时有着广泛的应用。在芯片进行测试时，可以将测试结果与设计值比对，通过fuse电路进行微调，从而提高电路的精度。

发明内容

技术问题

目前电路设计中广泛采用的是可擦写ROM或者OTP技术，这类技术需要特殊工艺支持或者只能购买芯片生产厂的IP，并且不易定制化。然而，定制化的fuse可以使电路设计更加紧凑灵活。因此，需要设计一些电路来实现fuse烧录并且可以通过该电路“读取”该电路是否已经烧录的信息。

问题的解决方案

本公开的实施例提供了一种熔丝烧录电路，包括：烧录晶体管，其栅极与烧录使能信号相连，并且被配置为在所述烧录使能信号的控制下导通或断开；熔丝电阻，与所述烧录晶体管串联在电源电压和地电压之间，并且被配置为在所述烧录晶体管导通时熔断以执行烧录；读取电路，与所述熔丝电阻的第一端相连，并且被配置为输出烧录输出信号，所述烧录输出信号指示所述熔丝烧录电路是否已经执行烧录；以及锁存器，被配置为对经由所述读取电路输出的烧录输出信号进行锁存。

根据本公开的实施例，所述读取电路包括第一电流源、第二电流源、参考电阻和比较器，其中，所述烧录晶体管的源极与所述电源电压相连，所述烧录晶体管的漏极与所述熔丝电阻的第一端相连；所述第一电流源连接在所述电源电压与所述熔丝电阻的第一端之间；所述熔丝电阻的第二端与所述地电压相连；所述第二电流源与所述参考电阻串联在所述电源电压与所述地电压之间；并且所述比较器的第一输入端与所述熔丝电阻的第一端相连，所述比较器的第二输入端与所述参考电阻的第一端相连，并且所述比较器的输出端与所述锁存器的输入端相连。

根据本公开的实施例，所述读取电路包括参考电阻和比较器，其中，所述烧录晶体管的源极与所述电源电压相连，所述烧录晶体管的漏极与所述熔丝电阻的第一端相连；所述熔丝电阻的第二端与所述地电压相连；所述参考电阻连接在所述电源电压与所述熔丝电阻的第一端之间；并且所述比较器的第一输入端与所述熔丝电阻的第一端相连，所述比较器的第二输入端与参考电压相连，并且所述比较器的输出端与所述锁存器的输入端相连。

根据本公开的实施例，所述读取电路包括参考电阻和比较器，其中，所述烧录晶体管的源极与所述地电压相连，所述烧录晶体管的漏极与所述熔丝电阻的第一端相连；所述熔丝电阻的第二端与所述电源电压相连；所述参考电阻连接在所述熔丝电阻的第一端与所述地电压之间；并且所述比较器的第一输入端与参考电压相连，所述比较器的第二输入端与所述熔丝电阻的第一端相连，并且所述比较器的输出端与所述锁存器的输入端相连。