[发明专利]使用主机存储缓冲器的处理器和包括该处理器的存储系统

说明书

一种处理器，被配置为控制存储设备，该处理器包括：至少一个主机写缓冲器，基于存储设备的设备信息生成；以及控制模块，被配置为控制至少一个主机写缓冲器。控制模块还被配置为：在至少一个主机写缓冲器中存储多个写命令，并基于元数据合并多个写命令以生成合并写命令。

相关申请的交叉引用

本申请要求于2021年1月13日在韩国知识产权局提交的韩国专利申请No.10-2021-0004938和于2021年5月20日在韩国知识产权局提交的韩国专利申请No.10-2021-0064637的优先权，其全部公开内容通过引用合并于此。

技术领域

本公开涉及装置和方法，并且更具体地，涉及有效地使用主机中的存储缓冲器的处理器和包括该处理器的存储系统。

背景技术

存储系统通常包括主机和存储设备。主机和存储设备可以通过多种标准接口(例如，通用闪存(UFS)、串行ATA(SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)和嵌入式多媒体卡(eMMC))彼此连接。当存储系统用于移动设备时，可能需要主机和存储设备之间的高速操作，并且由于存储设备中用于写缓冲器的空间有限，因此有效地使用主机中的存储缓冲器可能是有益的。

发明内容

本公开的实施例提供了一种存储系统，其中，通过考虑存储设备的特性在主机中生成写缓冲器、合并写命令、以及向存储设备发送合并写命令来提高写性能。

根据本公开的实施例，提供了一种被配置为控制存储设备的处理器，该处理器包括：至少一个主机写缓冲器，基于存储设备的设备信息生成；以及控制模块，被配置为控制至少一个主机写缓冲器。控制模块还被配置为：在至少一个主机写缓冲器中存储多个写命令，并基于元数据合并多个写命令以生成合并写命令。

根据本公开的另一实施例，提供了一种包括主机和存储设备的存储系统，其中，主机包括：至少一个主机写缓冲器，基于存储设备的设备信息生成；以及控制模块，被配置为控制至少一个主机写缓冲器。控制模块还被配置为：在至少一个主机写缓冲器中存储由主机生成的多个写命令，并基于元数据合并多个写命令以生成合并写命令。

根据本公开的另一实施例，提供了一种控制存储设备的方法，该方法包括：基于存储设备的设备信息生成至少一个主机写缓冲器；在至少一个主机写缓冲器中存储由主机生成的多个写命令；以及基于元数据合并多个写命令以生成合并写命令。

附图说明

根据以下结合附图进行的详细描述，将更清楚地理解本公开的实施例，在附图中：

图1是根据本公开的实施例的存储系统的框图；

图2是示出了根据本公开的实施例的存储系统中的写命令合并过程的概念图；

图3A至图3D是示出了根据本公开的实施例的存储系统中的写命令合并过程的概念图；

图4A至图4D是示出了根据本公开的实施例的存储系统中的写命令合并过程的概念图；

图5是示出了根据本公开的实施例的存储系统中根据合并写命令的元数据传输的概念图；

图6是示出了根据本公开的实施例的存储系统中根据合并写命令的元数据传输的概念图；

图7是示出了根据本公开的实施例的存储系统的操作方法的概念图；

图8是示出了根据本公开的实施例的支持多流的存储系统的操作方法的概念图；

图9是示出了根据本公开的实施例的不支持多流的存储系统的操作方法的概念图；

图10是示出了根据本公开的实施例的支持多流的存储系统的操作方法的概念图；

图11是示出了根据本公开的实施例的支持基于区的接口的存储系统的操作方法的概念图；