[发明专利]一种半导体结构的制备方法及半导体结构

说明书

本发明公开了一种半导体结构的制备方法及半导体结构，其制备方法包括：提供衬底(100)；于所述衬底(100)内形成沟槽(150)；对所述沟槽(150)内壁进行氮化处理；在所述氮化处理后的所述沟槽(150)内形成金属层(140)本发明的制备方法通过对，氧化物层使用氮化处理生成SiON结构，可以有效抵挡Cl对氧化物层的扩散，降低漏电流并提高栅结构的可靠性。沉积TiN前进行氮化处理可以对氧化物层表面进行修补，有利于后续TiN的成核，获得连续均一的TiN薄膜，减少漏电流的发生。

技术领域

本发明属于半导体技术领域，尤其涉及一种半导体器件的制备方法及半导体结构。

背景技术

在半导体器件的结构中，二氧化硅作为栅极氧化层，为了增加对沟道的控制能力，通常都会很薄，当SiO₂表面存在一定量的氧缺陷、OH键和H键等缺陷时，会影响后续薄膜成核的连续性，从而增加电子隧穿效应的发生概率和漏电流的产生。同时，TiN薄膜中Cl对栅极氧化层的扩散，会引起阈值电压的升高以及分布的离散度增加,引起电容的漏电。

发明内容

本发明的目的是提供一种半导体器件的制备方法及半导体结构以解决现有技术中SiO₂表面缺陷的技术问题。

为解决上述问题，本发明的第一方面提供了一种半导体结构的制备方法，包括：提供衬底；于所述衬底内形成沟槽；对所述沟槽内壁进行氮化处理；在所述氮化处理后的所述沟槽内形成金属层。

在一些实施例中，所述衬底包括：基底和堆叠层，所述堆叠层为单层或多层结构。

在一些实施例中，所述堆叠层包括依次在基底上层叠形成的第一隔绝层、介质层、第二隔绝层、介电层和第三隔绝层。

在一些实施例中，所述于所述衬底内形成沟槽包括：于基底内形成沟槽，于沟槽内壁形成堆叠层。

在一些实施例中，所述堆叠层包括氧化层。

在一些实施例中，所述对所述沟槽内壁进行氮化处理包括：通入含氮气体，对所述沟槽内壁进行所述氮化处理。

在一些实施例中，所述含氮气体为氨气、氮气、氮气-氢气、氮气-一氧化氮的一种或多种。

在一些实施例中，通过采用气体浸润的方式对所述沟槽内壁进行所述氮化处理。

在一些实施例中，所述气体浸润的时间为1-30s，温度为300-700℃。

在一些实施例中，所述气体浸润的通入所述含氮气体的流量为500-5000sccm。

在一些实施例中，对所述沟槽内壁进行氮化处理包括：通过采用等离子喷涂的方式通入氨气，对所述沟槽内壁进行所述氮化处理。

根据本发明的另一个方面，提供一种半导体结构，通过采用上述方案任一项所述的半导体结构的制备方法所制成。

根据本发明的又一个方面，提供一种存储器，包括上述方案任一项所述的半导体结构。

根据本发明的又一个方面，提供一种电子设备，包括上述方案任一项所述的存储器。

本发明的制备方法通过对，氧化物层使用氮化处理生成SiON结构，可以有效抵挡Cl对氧化物层的扩散，降低漏电流并提高栅结构的可靠性。沉积TiN前进行氮化处理可以对氧化物层表面进行修补，有利于后续TiN的成核，获得连续均一的TiN薄膜，减少漏电流的发生。

附图说明

图1是根据本发明一实施方式的半导体结构的制备方法流程图。

图2是根据本发明另一实施方式的半导体结构的制备方法流程图。

图3是根据本发明一实施方式的堆叠层形成方法的流程图。