[发明专利]一种高速度、高耐久、低涨落的FeFET及其制备方法

说明书

本发明公开一种高速度、高耐久、低涨落的FeFET及其制备方法，属于半导体技术领域。本发明首先利用刻蚀高k栅介质使其形成多个沟槽，之后在沟槽中生长铁电HZO，再用化学机械抛光减薄至特定尺寸并退火的方法制备FeFET栅叠层。本发明每个沟槽内生长的铁电HZO单相性高，甚至接近单晶，极化取向及极化翻转一致性非常高，有利于提升FeFET的读写速度，降低器件与器件之间的涨落，且利用氧化物半导体作为沟道，可消除界面层的存在，提升FeFET的保持特性和耐久特性。本发明制备工艺与CMOS后端工艺兼容完全兼容，有望和CMOS逻辑电路混合集成。

技术领域

本发明属于微纳电子学技术领域，具体涉及一种基于新型栅结构的高速度、高耐久、低涨落的FeFET及其制备方法。

背景技术

当今时代是数字化的时代，物联网、生物医疗、自动驾驶、云计算等技术的发展需要数据计算及存储能力的进一步提高。在传统冯诺依曼架构体系中，数据的计算与存储彼此分离，其传输使得功耗增加的同时也制约了算力的发展。实现新型低功耗、高密度、高速度的存储器，并发展基于新器件存算一体架构，是打破“存储墙”瓶颈的重要手段之一。在此机遇与挑战下，各种新型存储应运而生，包括铁电存储器(FeFET/FeRAM)、阻变存储器(RRAM)、相变存储器(PCRAM)、磁存储器(MRAM)等，其中，氧化铪基铁电存储器以其读写速度快、低功耗、集成潜力高、非易失等优点而被学术界和工业界广为关注，被认为是后摩尔时代最有潜力的新型存储器之一。

然而，新型氧化铪基铁电存储也面临着诸多挑战。首先，氧化铪基FeFET耐久性不高，这一方面是由于氧化铪基铁电材料矫顽场较大，饱和极化较高导致器件工作电压高，大电压下电荷注入和缺陷的生成加剧，使得氧化铪基FeFET耐久性退化。另一方面，铁电层与沟道、之间存在低k界面层，其分压较高，加剧了电荷注入及缺陷生成，这也是导致氧化铪基FeFET耐久性退化的重要原因之一。此外，氧化铪基铁电材料极化翻转一致性差，这限制了FeFET的读写速度。从材料物理角度看，这归因于氧化铪基铁电材料物相分布不均。氧化铪基铁电材料具有多态性，通常m，o，t三相共存但仅有o相为极化相，贡献铁电性，三种物相随机分布在铁电栅介质中，o相晶粒所处环境不同，极化翻转势垒差别较大，极化翻转一致性差，这限制了氧化铪基FeFET的读写速度。最后，铁电材料物相分布不均以及电畴随机成核的物理过程也导致氧化铪基FeFET器件与器件之间涨落较大。因此，如何设计实现高速度、高耐久、低涨落的FeFET显得尤为重要和迫切。

发明内容

本发明的目的在于提出一种基于新型栅结构的高速度、高耐久、低涨落的FeFET的设计及制备方法。

具体的，本发明的技术方案如下：

一种高速度、高耐久、低涨落的FeFET，其结构主要包括一绝缘衬底，衬底上是经光刻与刻蚀图形化的背栅材料，背栅材料上是高k栅介质材料，所述高k栅介质材料设有多个沟槽，每个沟槽长、宽尺寸为6nm～18nm，所述沟槽里生长铁电HZO，所述高k栅介质材料的厚度为3～10nm，所述高k栅介质材料上是氧化物半导体沟道，氧化物半导体沟道上方两侧分别是源、漏接触金属。

其中的绝缘衬底不作为功能层，选择要求相对宽泛，包括但不限于Si/SiO₂、BN、STO、LAO、YSZ等材料。

进一步，背栅材料可以选用Pt、TiN、TaN、W等常见金属，还可选用重掺杂的硅或锗以及导电氧化物，如LSMO、Nb-STO、RuO₂等。

进一步，高k栅介质材料可选用Al₂O₃、HfO₂、ZrO₂等材料。

进一步，氧化物半导体沟道可选用IGZO、IWO、ITO、ZnO₂等材料。

进一步，源、漏金属应与氧化物半导体形成良好的欧姆接触，降低接触电阻，可供选择的金属包括但不限于Al、Sc、Pt、Cr、Pd、Au、Ti等材料。