[发明专利]存储器控制器以及伺服器

说明书

本发明揭露一种存储器控制器以及伺服器，该存储器控制器用来存取多个通道，其中每一个通道包含多个快闪存储器芯片，以及该存储器控制器包含一快闪转换层以及多个控制模块。快闪转换层用来产生具有多个通道之其一之相对应实体地址的命令，多个控制模块分别连接于多个通道，以及每一个控制模块独立地操作以自快闪转换层接收具有相对应的实体地址的相对应的命令，以存取在相对应的通道中的快闪存储器芯片。

技术领域

本发明有关于存储器控制，尤指一种应用于一全快闪阵列(all flash array,AFA)伺服器的控制方法以及控制电路。

背景技术

快闪存储器已被广泛应用于各种数据储存装置诸如固态硬碟(solid statedrive,SSD)，并且名为全快闪阵列伺服器的一伺服器可能仅包含固态硬碟，而不具有传统硬碟(spinning-disk drive)。在全快闪阵列伺服器中，每一个固态硬碟包含多个快闪存储器芯片，并且每一个快闪存储器芯片在读取/写入操作的期间需要一固定的繁忙时间(busytime)，也就是说，快闪存储器芯片不可在该繁忙时间的期间进行另一读取或写入操作，因此，如果全快闪阵列伺服器需要在一短时间于固态硬碟上进行大量的读取/写入操作的话，由于上述繁忙时间的影响，该读取/写入操作会被延误。此外，伴随着快速外部组件互连(Peripheral Component Interconnect Express,PCIe)版本的更新，来自主机装置的传输速率的需求也越来越高，以及来自主机装置的读取/写入命令的数量也可能显著增加，因此，如何有效地存取固态硬碟是一个重要的议题。

发明内容

因此，本发明的目的之一在于揭露一种在全快闪阵列伺服器中的存储器控制器的新架构，以解决上述问题。

根据本发明之一实施例，揭露了一种用来存取多个通道的存储器控制器。该存储器控制器包含有一快闪转换层以及一控制模块，其中该快闪转换层用来产生具有多个通道的至少一通道的相对应的实体地址的命令，该控制模块连接于多个快闪存储器芯片，并且包含有一中央处理单元、多个命令伫列、一仲裁器以及直接存储器存取引擎以及一编解码器。该多个命令伫列分别对应于该多个快闪存储器芯片，并且每一个命令伫列仅储存具有一相对应的快闪存储器芯片的实体地址的命令，该仲裁器以及直接存储器存取引擎用来执行储存于该多个命令伫列的该命令，其中当该仲裁器以及直接存储器存取引擎执行在一特定命令伫列中的一读取命令，以自该多个快闪存储器芯片的一特定快闪存储器芯片读取一原始数据时，该编解码器接收该原始数据并且对该原始数据进行解码，以及倘若该编解码器无法成功地对该原始数据进行解码，则该中央处理单元将一重试命令传送至该特定命令，以使该仲裁器以及直接存储器存取引擎自该特定快闪存储器芯片读取一软数据。

根据本发明的另一实施例，揭露了一种包含有一网络模块、一处理器、至少一通道以及一存储器控制器的伺服器。该网络模块用来透过网络连接客户端装置，该处理器用来控制该伺服器的操作，以及该至少一通道包含有多个快闪存储器芯片。该存储器控制器耦接于该处理器以及该至少一通道之间，并且该存储器控制器包含有一快闪转换层以及一控制模块，其中该快闪转换层用来产生具有该至少一通道的相对应的实体地址的命令，以及该控制模块连接于该多个快闪存储器芯片。该控制模块包含有一中央处理单元、多个命令伫列、一仲裁器以及直接存储器存取引擎以及一编解码器。该多个命令伫列分别对应于该多个快闪存储器芯片，并且每一个命令伫列仅储存具有一相对应的快闪存储器芯片的实体地址的命令，该仲裁器以及直接存储器存取引擎用来执行储存于该多个命令伫列的命令，其中当该仲裁器以及直接存储器存取引擎执行在一特定命令伫列中的一读取命令，以自该多个快闪存储器芯片的一特定快闪存储器芯片读取一原始数据时，该编解码器接收该原始数据并且对该原始数据进行解码，以及倘若该编解码器无法成功地对该原始数据进行解码，则该中央处理单元将一重试命令传送至该特定命令，以使该仲裁器以及直接存储器存取引擎自该特定快闪存储器芯片读取一软数据。

附图说明

图1为根据本发明一实施例的伺服器的示意图。

图2绘示根据本发明一实施例的快闪存储器芯片的示意图。