[发明专利]用于超导量子电路的多层封装

说明书

一种量子半导体器件(200)包括：量子位芯片(202)；内插器芯片(208)，所述内插器芯片具有操作器，所述内插器芯片包括耦合到所述量子位芯片的第一侧的贯穿硅通孔(TSV)。多级布线MLW层(210,211,213)接触所述内插器芯片的下侧并且耦合到所述操作器的顶侧，所述TSV促进所述MLW层、所述内插器芯片的顶侧和量子位芯片之间的电信号连接，其中所述器件的结构减轻所述MLW层的各个线路上的信号串扰。

技术领域

本公开内容涉及使用超导贯穿硅通孔(through-silicon vias，TSV)来接入量子位或内插器晶片的背侧上的高质量表面，其中至信号TSV的和来自信号TSV的连接被设计为使反射最小化。

背景技术

量子计算通常利用量子力学现象来执行计算和信息处理功能。量子计算机在包括0和1两者的重叠的量子位上操作，可以纠缠多个量子位，并且利用干扰。量子位(例如，量子二进制数字)是经典比特的量子力学类似物。超导量子位为构建全操作的量子计算机提供了有希望的路径，因为它可以在宏观水平上展现量子力学行为(例如，协助量子信息处理)。超导量子位是多级系统，并且这两个最低能级(0和1)构成该量子位。量子计算的挑战之一是保护量子信息(例如，量子位状态)并且减轻动态量子计算过程中的误差。典型的量子电路封装包括两个芯片，只有面向内的表面用于装置和信号传送/读出。该量子位芯片表面被用于量子位以及允许量子位缠绕的互连。在当前的设计中，量子位在单一硅芯片内可能要求平均约1.1至3根或更多根导线。当组装量子装置时，具有量子位的芯片被凸点结合到内插器上。内插器然后被凸点接合到印刷电路板(PCB)或类似物上并且信号被提取。如果1000量子位芯片与例如1100至3000根导线一起用于量子位测量和控制，所有这些导线逸出到内插器的外围，那么导线电路的复杂性可能导致高串扰。由此，问题出现在从单个硅芯片内的量子位提供高质量的连接，同时保持低串扰。

发明内容

以下呈现概述以提供对本发明的一个或多个实施例的基本理解。本概述不旨在标识关键或重要的元素，描绘特定实施例的范围或权利要求书的范围。其唯一的目的是以简化的形式呈现概念，作为稍后呈现的更详细描述的序言。在此处描述的一个或多个实施例中，系统、计算机实现方法、设备和/或计算机程序产品有助于使用超导贯穿硅通孔访问量子位或内插器晶片的背侧上的高质量表面，其中至和来自信号TSV的连接被设计为使反射最小化。

根据实施例，一种量子半导体器件包括：量子位芯片；内插器芯片，所述内插器芯片具有处理器，所述内插器芯片包括通过到所述量子位芯片的底表面的凸起接合耦合到所述内插器芯片的顶表面的贯穿硅通孔(TSV)；以及多级布线(MLW)层，所述多级布线(MLW)层接触所述内插器芯片的下侧并且耦合到所述处理器的所述顶侧，所述TSV促进所述MLW层、所述内插器芯片的顶侧和所述量子位芯片之间的电信号连接，其中所述器件的结构减轻所述MLW层的各个线路上的信号串扰。

在一方面中，所述TSV提供从所述MLW层到所述内插器芯片的所述顶侧的电信号连接。

在另一方面中，所述内插器芯片使用所述内插器芯片的顶侧上的外围凸起接合而连接至印刷电路板(PCB)、叠层或柔性线束。

在又一方面中，所述外围凸起接合电连接到布线层。

在一方面，所述MLW层包括具有中间层和超导层的多层布线结构。

在另一方面中，所述MLW层促进复杂的路由和有效的射频传输。

在又一方面中，所述MLW层的背侧用作再分布布线层。

在一方面，到所述TSV的和来自所述TSV的连接将反射最小化。

在另一方面中，所述MLW、所述TSV以及所述内插器芯片上的路由的特征阻抗被匹配以促进信号路由。