[发明专利]用于多PDSCH准许的联合HARQ定时和SLIV设计在审
| 申请号: | 202180072846.4 | 申请日: | 2021-10-27 |
| 公开(公告)号: | CN116438762A | 公开(公告)日: | 2023-07-14 |
| 发明(设计)人: | 田庆江;J·孙;张晓霞;范志飞;骆涛;W·南;A·A·I·A·塞韦尔 | 申请(专利权)人: | 高通股份有限公司 |
| 主分类号: | H04L1/1812 | 分类号: | H04L1/1812;H04L1/1829;H04L1/1867;H04L1/1607;H04L5/00 |
| 代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 张殿慧 |
| 地址: | 美国加*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 pdsch 准许 联合 harq 定时 sliv 设计 | ||
1.一种用于无线通信的用户设备(UE),包括:
存储器;以及
耦合到所述存储器的一个或多个处理器,所述一个或多个处理器被配置为:
接收调度多个下行链路通信的准许,其中,所述准许包括指示用于所述多个下行链路通信的相应时域资源分配(TDRA)的多个开始和长度指示符值(SLIV)以及指示针对所述多个下行链路通信的上行链路反馈通信的定时的反馈定时指示符;
至少部分地基于所述SLIV和所述反馈定时指示符,来确定在针对所述多个下行链路通信中的至少一个第一下行链路通信的第一上行链路反馈通信的定时与用于所述多个下行链路通信中的第二下行链路通信的TDRA之间存在冲突;以及
至少部分地基于确定在所述第一上行链路反馈通信的所述定时与用于所述第二下行链路通信的所述TDRA之间存在冲突,来调整用于所述第二下行链路通信的所述TDRA或所述第一上行链路反馈通信的所述定时中的至少一项。
2.根据权利要求1所述的UE,其中,为了调整用于所述第二下行链路通信的所述TDRA或所述第一上行链路反馈通信的所述定时中的至少一项,所述一个或多个处理器被配置为:
至少部分地基于所述第一上行链路反馈通信的所述定时来调整用于所述第二下行链路通信的所述TDRA,以确定用于所述第二下行链路通信的经调整的TDRA和用于所述第一上行链路反馈通信的间隙。
3.根据权利要求2所述的UE,其中,所述一个或多个处理器还被配置为:
在用于所述第二下行链路通信的所述经调整的TDRA中接收所述第二下行链路通信;以及
在所述间隙中发送所述第一上行链路反馈通信。
4.根据权利要求2所述的UE,其中,所述间隙包括用于发送所述第一上行链路反馈通信的第一符号子集以及在所述第一符号子集之前以提供下行链路到上行链路切换间隙的第二符号子集,并且其中,所述经调整的TDRA包括用于所述第二下行链路通信的所述TDRA中的在所述第二符号子集之前的第三符号子集。
5.根据权利要求4所述的UE,其中,所述下行链路到上行链路切换间隙是至少部分地基于所述UE的能力的,并且所述一个或多个处理器还被配置为:
向基站发送对所述UE的所述能力的指示;以及
从所述基站接收所述下行链路到上行链路切换间隙的配置。
6.根据权利要求4所述的UE,其中,所述间隙还包括用于所述第二下行链路通信的所述TDRA中的在所述第一符号子集之后的第四符号子集。
7.根据权利要求4所述的UE,其中,所述间隙还包括在所述第一符号子集之后以提供上行链路到下行链路切换间隙的第四符号子集,并且其中,所述经调整的TDRA还包括用于所述第二下行链路通信的所述TDRA中的在所述第四符号子集之后的第五符号子集。
8.根据权利要求7所述的UE,其中,所述上行链路到下行链路切换间隙是至少部分地基于所述UE的能力的,并且所述一个或多个处理器还被配置为:
向基站发送对所述UE的所述能力的指示;以及
从所述基站接收所述上行链路到下行链路切换间隙的配置。
9.根据权利要求7所述的UE,其中,所述一个或多个处理器还被配置为:
在所述第三符号子集中接收所述第二下行链路通信的第一传输;以及
在所述第五符号子集中接收所述第二下行链路通信的第二传输。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202180072846.4/1.html,转载请声明来源钻瓜专利网。





