[发明专利]具有沟槽底部屏蔽结构的沟槽半导体装置

说明书

半导体装置和形成包括可以改善装置可靠性和/或装置功能的多晶硅层的半导体装置的方法。示例装置可以包括：宽带隙半导体层结构，其包括具有第一导电类型的漂移区域；位于半导体层结构的上部中的多个栅极沟槽，每个栅极沟槽具有底表面、第一侧壁、第二侧壁和上开口；以及多个多晶硅层，每个多晶硅层位于相应栅极沟槽的第二侧壁上。

相关申请的交叉引用

本申请要求2020年9月11日向美国专利商标局提交的美国专利申请No.17/018,305的优先权权益，并且上述申请的全部内容出于所有目的通过引用并入本文。

技术领域

本发明涉及功率半导体装置，更具体而言，涉及具有栅极沟槽的功率半导体装置以及制造这种装置的方法。

背景技术

金属绝缘半导体场效应晶体管(“MISFET”)是可以被用作开关装置的众所周知的类型的半导体晶体管。MISFET是三端装置，其具有栅极、漏极和源极端子以及半导体主体。源极区域和漏极区域形成在半导体主体中，由沟道区域隔开，并且栅极电极(其可以充当栅极端子或电连接到栅极端子)部署成与沟道区域相邻。MISFET可以通过向栅极电极施加偏置电压而被接通或关断。当MISFET接通时(即，它处于其“导通状态”)，电流通过MISFET的源极区域和漏极区域之间的沟道区域传导。当偏置电压从栅极电极移除(或降低到阈值电平以下)时，电流停止通过沟道区域传导。举例来说，n型MISFET具有n型源极和漏极区域以及p型沟道。因此，n型MISFET具有“n-p-n”设计。当向栅极电极施加足以在p型沟道区域中产生导电n型反型层的栅极偏置电压时，n型MISFET接通，所述导电n型反型层电连接n型源极区域和漏极区域，从而允许其间的多数载流子传导。功率MISFET的栅极电极通常通过薄栅极介电层与沟道区域隔开。

在一些应用中，MISFET可能需要承载大电流和/或能够阻断高电压。这种MISFET通常被称为“功率”MISFET。本领域已知各种各样的其它功率半导体装置，包括例如双极结晶体管(“BJT”)、绝缘栅双极晶体管(“IGBT”)、结势垒肖特基二极管、栅极关断晶体管(“GTO”)，MOS控制的晶闸管和其它各种装置。这些功率半导体装置通常由宽带隙半导体材料制成，诸如基于碳化硅(“SiC”)或氮化镓(“GaN”)的半导体材料。在本文中，宽带隙半导体材料是指带隙大于1.40eV的半导体材料。

功率半导体装置可以具有横向结构或垂直结构。在具有横向结构的装置中，装置的端子(例如，功率MOSFET装置的漏极、栅极和源极端子)位于半导体层结构的同一主表面(即顶部或底部)上。作为对照，在具有垂直结构的装置中，在半导体层结构的每个主表面上提供至少一个端子(例如，在垂直MOSFET装置中，源极可以在半导体层结构的顶表面上并且漏极可以在半导体层结构的底表面上)。半导体层结构可以包括或可以不包括下面的衬底。在本文中，术语“半导体层结构”是指包括诸如半导体衬底和/或半导体外延层之类的一个或多个半导体层的结构。

常规的功率半导体装置通常具有半导体衬底，诸如具有第一导电类型的碳化硅衬底(例如，n型衬底)，其上形成具有第一导电类型(例如，n型)的外延层结构。该外延层结构的一部分(其可以包括一个或多个单独的层)用作功率半导体装置的漂移区域。该装置通常包括“有源区域”，其包括一个或多个具有诸如p-n结的结的功率半导体装置。有源区域可以形成在漂移区域上和/或漂移区域中。有源区域充当主结，用于在反向偏置方向上阻断电压并在正向偏置方向上提供电流。功率半导体装置还可以在与有源区域相邻的终端区域中具有边缘终端。一个或多个功率半导体装置可以形成在衬底上，并且每个功率半导体装置通常将具有其自己的边缘终端。在衬底被完全处理之后，所得结构可以被切割以分离单独的边缘端接的功率半导体装置。功率半导体装置可以具有单位单元(unit cell)结构，其中每个功率半导体装置的有源区域包括多个单独的“单位单元”装置，这些装置彼此平行部署并且一起用作单个功率半导体装置。