[发明专利]半导体器件及其制造方法

说明书

本发明涉及一种半导体器件(10)，包括衬底(11)、半导体层(12)、应力源层(13)、绝缘屏障(14)和多个电连接器。该半导体层(12)夹在该衬底(11)和该应力源层(13)之间。该应力源层(13)位于该半导体层(12)的顶部，并能够在所述半导体层上诱导应变。半导体器件的制造方法包括形成衬底(110)，在该衬底上外延生长半导体层(120)，在该半导体层上沉积应力源层(130)，以及形成多个电连接器(140)等步骤，该多个电连接器能够将该半导体器件电连接至外部电路。

技术领域

本文所公开的一般涉及半导体，更特别地涉及具有应力源层的半导体器件，例如半导体激光器、发光二极管、激光二极管、电子二极管、光电二极管、传感器和中子探测器，以及半导体器件的制造方法。

背景技术

单片集成光子电路主要作为光学数据链路应用于高性能计算(英文：highperformance computing，HPC)、设备间互连(英文：inter-device interconnects)和光存储器扩展(英文：optical memory extension，OME)。其作为移动设备的输入/输出方式也非常有用，可以在移动设备和主机设备和/或云服务器之间实现快速数据交换，这是无线技术或电缆无法实现的。

在半导体中，带隙定义了相应半导体的特性，如载流子迁移率、光子吸收、发射波长等，并因此定义了它们的应用，如辐射传感、发光等。例如，因为锗能够吸收850nm到1550nm之间的近红外辐射，锗光电二极管是硅光子平台的组成部分。1.3～1.6微米的波长对光通信尤其重要，因为光纤中的二氧化硅和光子集成电路中的硅在这些波长下是透明的，而锗具有很强的吸收性。通过对其进行拉伸应变，可以使锗的直接带隙从0.80eV的本体值(英文：bulk value)降低，从而增强在较长波长的L波段的吸收。

图4示出了厚度为1.65微米的锗(Ge)膜在受到0.20％、0.58％和0.76％应变时的敏感度(英文：responsivity)的图形表示。可以看出，当受到高应变水平时，Ge膜的敏感度提高到更宽的波长。

美国专利：US 9,490,318 B2公开了一种三维应变半导体，例如半导体激光器、发光二极管、激光二极管、电子二极管、光电二极管、传感器、探测器(例如中子探测器)，其中通过蚀刻衬底在衬底上方形成三维半导体柱阵列，以使在相邻两个柱之间形成坑洞区。二氧化硅、氮化硅、氧氮化硅或硼膜沉积在坑洞区和柱的表面上，以诱导柱上的应变。通过改变薄膜中固有应力量，可以改变柱上的应变量，而这种固有应力可以通过改变一个或多个沉积条件(如沉积时间、温度、压力、膜中的氢含量等)来控制。

尽管可以根据‘318的教导控制诱导的应变，但由于条件的任何偏差都可能导致柱损坏，因此在配置沉积条件以诱导目标应变时需要非常小心。此外，在三维结构上沉积厚度均匀的膜是一个繁琐的过程，因为与相应的顶部相比，该膜更倾向于在每个柱的底部形成更厚的涂层。或者，可以通过增加应力源膜的厚度来增加应变。然而，当应力源膜厚度大于200纳米时，应力源膜容易开裂。

因此，需要一种具有应力源层的半导体器件的制造方法，能够诱导更高水平的应变，而不需要为不同的应变水平配置制造条件或材料组成。此外，还需要一种半导体器件，其能够以简单的方式以所需的辐射吸收或发射特性制造，同时最大限度地减少制造过程中的损坏。

发明内容

本发明涉及一种半导体器件和该半导体器件的制造方法。该器件包括衬底、半导体层、应力源层和多个用于将该器件连接至外部电路的连接器。该半导体层夹在该应力源层和该衬底之间，该应力源层对该半导体层诱导应变。