[发明专利]金属阻挡层的掺杂

说明书

描述一种用于掺杂阻挡层的方法，所述阻挡层诸如，钽(Ta)、氮化钽(TaN)、碳化钽(TaC)、铌(Nb)、氮化铌(NbN)、锰(Mn)、氮化锰(MnN)、钛(Ti)、氮化钛(TiN)、钼(Mo)和氮化钼(MoN)、和类似者。掺杂剂可包括钌(Ru)、锰(Mn)、铌(Nb)、钴(Co)、钒(V)、铜(Cu)、铝(Al)、碳(C)、氧(O)、硅(Si)、钼(Mo)和类似者中的一种或多种。经掺杂的阻挡层以小于约的厚度提供了改良的粘附性。

技术领域

本公开内容的实施方式大体涉及处理和/或掺杂阻挡层的方法。更具体而言，本公开内容的实施方式涉及通过钌来处理和掺杂ALD金属阻挡膜的方法。

背景技术

微电子装置(诸如，半导体或集成电路)可包括数百万个电子电路装置，诸如，晶体管、电容器等。为了进一步增大位于集成电路上的装置的密度，需要更小的特征尺寸。为了实现这些较小特征尺寸，必须减小导电接线、过孔(via)和互连件、栅极等的尺寸。多层级互连结构的可靠形成亦为增大电路密度和品质所必要的。制造技术的进步已使得能够将铜用于导电接线、互连件、过孔和其他结构。然而，随着特征尺寸的减小以及铜在互连件中的使用增加，互连结构中的电迁移(electromigration)成为需要克服的更大障碍。此种电迁移可能不利地影响集成电路的各种部件的电学性质。

具体而言，对于5nm节点和以下，用于铜互连件的阻挡和衬垫厚度在装置可靠性和阻挡层的粘附性方面变得更具挑战性。此外，在5nm处的阻挡膜和衬垫的基线厚度为约更高的厚度为间隙填充提供更少的空间，并可增大电阻率。

在膜厚度大于的情况下，氮化钽(TaN)为铜阻挡，其中膜为连续的。然而，在低于22nm的节点处，通过热原子层沉积(热ALD)沉积的TaN并非良好的铜阻挡层。因此，需要用于沉积作为有效铜阻挡的膜的新方法。

发明内容

本公开内容的实施方式提供形成经掺杂的阻挡层的方法。在一个或更多个实施方式中，所述方法包括：通过原子层沉积在基板上形成第一阻挡膜；通过在快速化学气相沉积工艺期间将所述第一阻挡膜暴露于金属前驱物而以掺杂剂金属掺杂所述第一阻挡膜；和通过原子层沉积在经掺杂的第一阻挡膜上形成第二阻挡膜以形成经掺杂的阻挡层。

本公开内容的额外实施方式涉及形成经掺杂的金属氮化物层的方法。在一个或更多个实施方式中，所述方法包括：将基板暴露于第一金属前驱物和氨以在所述基板上形成第一金属氮化物膜，所述基板包括具有至少一个特征的介电层；通过在快速化学气相沉积工艺期间将所述第一金属氮化物膜暴露于掺杂剂金属前驱物而以掺杂剂金属掺杂所述第一阻挡膜；和将所述基板暴露于第一金属前驱物和氨以在经掺杂的第一金属氮化物膜上形成第二金属氮化物膜以便形成经掺杂的金属氮化物层。

本公开内容的其他实施方式涉及一种包括指令的非暂时性计算机可读介质，当由处理系统的控制器执行时，所述指令使所述处理系统执行如下操作：在基板上形成第一阻挡膜；通过掺杂剂金属掺杂所述第一阻挡膜以形成经掺杂的第一阻挡膜；和在所述经掺杂的第一阻挡膜上形成第二阻挡膜以形成经掺杂的阻挡层。

附图说明

因此，可通过参照实施方式来详细地理解本发明的上述特征、以及以上简要概述的本发明的更具体描述，一些实施方式在附图中加以绘示。然而，应注意，附图仅绘示本发明的典型实施方式，且因此不应视为对本发明的范围的限制，因为本发明可允许其他同等有效的实施方式。

图1绘示根据本公开内容的一个或更多个实施方式的工艺流程图；

图2绘示根据本公开内容的一个或更多个实施方式的电子装置的截面图；

图3A绘示根据本公开内容的一个或更多个实施方式的电子装置的截面图；

图3B绘示根据本公开内容的一个或更多个实施方式的电子装置的截面图；

图3C绘示根据本公开内容的一个或更多个实施方式的电子装置的截面图；