[发明专利]具有分离的源极侧线的三维存储器器件及其制造方法

说明书

本发明公开了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于至少一个源极层上方；和存储器开口填充结构组，该存储器开口填充结构组竖直延伸穿过该交替堆叠。每个存储器开口填充结构可包括存储器元件的竖直堆叠和竖直半导体沟道。多个源极侧选择栅极电极可通过源极选择层级介电隔离结构横向间隔开。另选地或除此之外，该至少一个源极层可包括多个源极层。可通过选择源极层和/或通过选择源极层级导电层选择存储器开口填充结构组。

相关申请

本申请要求2020年11月18日提交的美国非临时申请号16/951,325以及2020年11月18日提交的美国非临时申请号16/951,354的优先权权益；这些申请的全部内容以引用方式并入本文。

技术领域

本公开整体涉及半导体器件领域，并且具体地涉及包括分离的源极侧选择线和/或分离的源极线的三维存储器器件及其制造方法。

背景技术

每个单元具有一个位的三维竖直NAND串在T.Endoh等人的标题为“Novel UltraHigh Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”，IEDM Proc.(2001)33-36的文章中公开。

发明内容

根据本公开的又一方面，提供了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于多个源极层上方，其中该交替堆叠位于一对背侧沟槽填充结构之间；存储器开口组，这些存储器开口组竖直延伸穿过该交替堆叠；和存储器开口填充结构组，这些存储器开口填充结构组位于存储器开口组中，其中存储器开口填充结构中的每一者包括：存储器元件的相应竖直堆叠；相应竖直半导体沟道，该相应竖直半导体沟道具有接触该多个源极层中的相应一者的第一端；和相应漏极区，该相应漏极区接触该相应竖直半导体沟道的第二端；其中：该多个源极层彼此横向间隔开并且电隔离；并且存储器开口填充结构的每个组接触该多个源极层中的相应一者。

根据本公开的另一方面，形成三维存储器器件的方法包括：在衬底上方形成绝缘层和间隔物材料层的交替堆叠，其中间隔物材料层形成为导电层或随后被导电层替换；穿过该交替堆叠形成存储器开口组；在存储器开口中形成存储器开口填充结构组，其中该存储器开口填充结构组中的每一者包括存储器元件的相应竖直堆叠和相应竖直半导体沟道；通过减薄衬底、通过移除衬底或通过用至少一个导电材料层替换衬底形成源极层级材料层；以及通过对源极层级材料层进行图案化形成多个源极层，其中该多个源极层彼此横向间隔开并且电隔离，其中存储器开口填充结构的每个组接触该多个源极层中的相应一者。

根据本公开的一个方面，提供了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于至少一个源极层上方并且位于一对背侧沟槽填充结构之间；存储器开口组，这些存储器开口组竖直延伸穿过该交替堆叠；和存储器开口填充结构组，这些存储器开口填充结构组位于存储器开口组中，其中存储器开口填充结构中的每一者包括：存储器元件的相应竖直堆叠；相应竖直半导体沟道，该相应竖直半导体沟道具有接触该至少一个源极层的第一端；和相应漏极区，该相应漏极区接触该相应竖直半导体沟道的第二端；其中导电层包括：字线，这些字线在该对背侧沟槽填充结构之间连续横向延伸并接触该对背侧沟槽填充结构中的每一者；和多个源极侧选择栅极电极，该多个源极侧选择栅极电极在竖直方向上位于该至少一个源极层和字线之间，并且在水平方向上位于该对背侧沟槽填充结构之间，其中该多个源极侧选择栅极电极通过源极选择层级介电隔离结构横向间隔开。