[发明专利]具有凹陷栅极晶体管的外围电路及其形成方法

说明书

在某些方面中，公开了一种用于形成三维(3D)存储器装置的方法。在第一衬底上形成包括NAND存储器串的阵列的第一半导体结构。在第二衬底上形成包括凹陷栅极晶体管的第二半导体结构。所述凹陷栅极晶体管包括深入到所述第二衬底中的凹陷栅极结构。以面对面的方式键合所述第一半导体结构和所述第二半导体结构，使得所述NAND存储器串的阵列横跨键合界面耦接至所述凹陷栅极晶体管。

技术领域

本公开涉及存储器装置及其制造方法。

背景技术

通过改善工艺技术、电路设计、程序算法和制造工艺使平面存储器单元缩小到了更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得更具挑战而且成本昂贵。结果，平面存储器单元的存储密度接近上限。

三维(3D)存储器架构能够解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于有助于存储器阵列的操作的外围电路。

发明内容

在一个方面中，公开了一种用于形成3D存储器装置的方法。在第一衬底上形成包括NAND存储器串的阵列的第一半导体结构。在第二衬底上形成包括凹陷栅极晶体管的第二半导体结构。所述凹陷栅极晶体管包括深入到所述第二衬底中的凹陷栅极结构。以面对面的方式键合所述第一半导体结构和所述第二半导体结构，使得所述NAND存储器串的阵列横跨键合界面耦接至所述凹陷栅极晶体管。

在另一方面中，公开了一种用于形成半导体器件的方法。在衬底中形成凹陷。形成位于所述凹陷的侧壁和底表面上的第一栅极电介质以及位于所述衬底上的第二栅极电介质。形成位于所述第一栅极电介质上的第一栅电极以及位于所述第二栅极电介质上的第二栅电极。

附图说明

被并入本文并且形成说明书的部分的附图例示了本公开的各个方面并且与说明书一起进一步用于解释本公开的原理，并且使相关领域的技术人员能够做出和使用本公开。

图1A示出了根据本公开的一些方面的示例性3D存储器装置的截面的示意图。

图1B示出了根据本公开的一些方面的另一示例性3D存储器装置的截面的示意图。

图2示出了根据本公开的一些方面的包括具有页缓冲器的外围电路的示例性存储器装置的示意性电路图。

图3示出了根据本公开的一些方面的包括存储器单元阵列和外围电路的示例性存储器装置的框图。

图4示出了根据本公开的一些方面的具有多个平面和页缓冲器的示例性存储器装置的示意性平面图。

图5示出了根据本公开的一些方面的具有存储器单元阵列和包括页缓冲器的外围电路的示例性存储器装置的示意性平面图。

图6A示出了根据本公开的一些方面的示例性平坦栅极晶体管的平面图和截面的侧视图。

图6B示出了根据本公开的一些方面的示例性凹陷栅极晶体管的平面图和截面的侧视图。

图7示出了根据本公开的一些方面的具有凹陷栅极晶体管和平坦栅极晶体管的示例性半导体器件的截面的侧视图。

图8A示出了根据一些实施方式的示例性3D存储器装置的截面的侧视图。

图8B示出了根据一些实施方式的另一示例性3D存储器装置的截面的侧视图。

图8C示出了根据一些实施方式的又一示例性3D存储器装置的截面的侧视图。

图8D示出了根据一些实施方式的又一示例性3D存储器装置的截面的侧视图。

图9A–9J示出了根据本公开的一些方面的用于形成具有凹陷栅极晶体管和平坦栅极晶体管的示例性半导体器件的制造过程。

图10示出了根据本公开的一些方面的用于形成示例性3D存储器装置的方法的流程图。