[发明专利]三维存储器装置及其形成方法

权利要求书

1.一种三维(3D)存储器装置，包括：

第一半导体结构，包括：

NAND存储器串阵列；以及

与所述NAND存储器串阵列的源极接触的第一半导体层；

第二半导体结构，包括：

第二半导体层；

所述NAND存储器串阵列的第一外围电路，所述第一外围电路包括与所述第二半导体层的第一侧接触的第一晶体管；以及

所述NAND存储器串阵列的第二外围电路，所述第二外围电路包括与所述第二半导体层的与所述第一侧相对的第二侧接触的第二晶体管；以及

在所述第一半导体结构与所述第二半导体结构之间的键合界面。

2.根据权利要求1所述的3D存储器装置，其中，所述第一半导体层包括单晶硅。

3.根据权利要求1所述的3D存储器装置，其中，所述第一半导体层包括多晶硅。

4.根据权利要求3所述的3D存储器装置，其中，所述第二半导体结构还包括在所述第二半导体结构的背离所述第一半导体结构的一侧上的处理衬底。

5.根据权利要求1-4中任一项所述的3D存储器装置，其中，所述第一外围电路在所述键合界面与所述第二半导体层之间。

6.根据权利要求5所述的3D存储器装置，其中

所述第一晶体管包括第一栅极电介质；

所述第二晶体管包括第二栅极电介质；并且

所述第一栅极电介质的厚度大于所述第二栅极电介质的厚度。

7.根据权利要求6所述的3D存储器装置，其中，所述第一栅极电介质和所述第二栅极电介质的厚度之间至少相差5倍。

8.根据权利要求6或7所述的3D存储器装置，其中

所述第二半导体结构还包括：

所述NAND存储器串阵列的第三外围电路，所述第三外围电路包括与所述第二半导体层的所述第一侧接触的第三晶体管，所述第三晶体管包括第三栅极电介质；以及

所述NAND存储器串阵列的第四外围电路，所述第四外围电路包括与所述第二半导体层的所述第二侧接触的第四晶体管，所述第四晶体管包括第四栅极电介质；并且

所述第三栅极电介质和所述第四栅极电介质具有相同的厚度。

9.根据权利要求8所述的3D存储器装置，其中，所述第三栅极电介质和所述第四栅极电介质的厚度在所述第一栅极电介质和所述第二栅极电介质的厚度之间。

10.根据权利要求8或9所述的3D存储器装置，其中，所述第三外围电路和所述第四外围电路包括页缓冲器电路或逻辑电路中的至少一个。

11.根据权利要求1-10中任一项所述的3D存储器装置，其中，所述第二半导体结构还包括：

在所述键合界面与所述第一外围电路之间的第一互连层，所述第一互连层包括耦合到所述第一晶体管的第一互连；以及

第二互连层，使得所述第二外围电路在所述第二半导体层与所述第二互连层之间，所述第二互连层包括耦合到所述第二晶体管的第二互连。

12.根据权利要求11所述的3D存储器装置，其中，所述第二互连包括铜，并且所述第一互连包括钨。

13.根据权利要求1-12中任一项所述的3D存储器装置，其中，所述第二半导体结构还包括穿过所述第二半导体层的触点。

14.根据权利要求1-13中任一项所述的3D存储器装置，其中，所述第二半导体结构还包括焊盘引出互连层，使得所述第二外围电路在所述焊盘引出互连层和所述第二半导体层之间。

15.根据权利要求1-13中任一项所述的3D存储器装置，其中，所述第一半导体结构还包括与所述第一半导体层接触的焊盘引出互连层。