[发明专利]三维存储器器件及其形成方法

权利要求书

1.一种三维(3D)存储器器件，包括：

掺杂半导体层；

堆叠层结构，所述堆叠层结构包括形成在所述掺杂半导体层上的源极选择栅极线、漏极选择栅极线以及交错的导电层和电介质层，所述导电层包括多条字线；以及

包括沟道触点的沟道结构，所述沟道结构沿着第一方向延伸穿过所述堆叠层结构，并且与所述掺杂半导体层接触，其中，所述沟道触点与所述掺杂半导体层接触，

其中，所述漏极选择栅极线包括与所述沟道结构接触的第一电介质层以及与所述第一电介质层接触的不同于所述多条字线的材料的第一多晶硅层，

其中，所述源极选择栅极线与所述沟道触点直接接触。

2.根据权利要求1所述的3D存储器器件，其中，所述沟道结构包括：

半导体沟道；以及

存储器膜，所述存储器膜在所述半导体沟道之上，

其中，所述漏极选择栅极线的所述第一电介质层与所述半导体沟道直接接触。

3.根据权利要求2所述的3D存储器器件，其中，所述存储器膜包括：

隧穿层，所述隧穿层在所述半导体沟道之上；

存储层，所述存储层在所述隧穿层之上；以及

阻挡层，所述阻挡层在所述存储层之上，

其中，所述半导体沟道、所述隧穿层、所述存储层和所述阻挡层沿着垂直于所述第一方向的第二方向堆叠。

4.根据权利要求3所述的3D存储器器件，其中，所述多条字线与所述阻挡层接触。

5.根据权利要求3-4中的任何一项所述的3D存储器器件，其中，所述多条字线中的每一条包括栅极电介质层、粘合层和导电层，其中，所述栅极电介质层与所述阻挡层接触。

6.根据权利要求3所述的3D存储器器件，其中，所述源极选择栅极线包括与所述沟道结构接触的第二电介质层以及与所述第二电介质层接触的第二多晶硅层。

7.根据权利要求6所述的3D存储器器件，其中，所述沟道触点形成在所述半导体沟道、所述隧穿层、所述存储层和所述阻挡层之下。

8.一种三维(3D)存储器器件，包括：

掺杂半导体层；

堆叠层结构，所述堆叠层结构包括形成在所述掺杂半导体层上的源极选择栅极线以及交错的导电层和电介质层，所述导电层包括多条字线；以及

包括沟道触点的沟道结构，所述沟道结构沿着第一方向延伸穿过所述堆叠层结构，并且与所述掺杂半导体层接触，其中，所述沟道触点与所述掺杂半导体层接触，

其中，所述源极选择栅极线包括与所述沟道结构接触的第一电介质层以及与所述第一电介质层接触的不同于所述多条字线的材料的第一多晶硅层，

其中，所述第一电介质层与所述沟道触点直接接触。

9.根据权利要求8所述的3D存储器器件，其中，所述堆叠层结构还包括漏极选择栅极线，并且所述漏极选择栅极线包括与所述沟道结构接触的第二电介质层以及与所述第二电介质层接触的第二多晶硅层。

10.根据权利要求9所述的3D存储器器件，其中，所述沟道结构还包括：

半导体沟道；

隧穿层，所述隧穿层在所述半导体沟道之上；

存储层，所述存储层在所述隧穿层之上；以及

阻挡层，所述阻挡层在所述存储层之上，

其中，所述漏极选择栅极线的所述第二电介质层与所述半导体沟道直接接触。

11.根据权利要求10所述的3D存储器器件，其中，所述半导体沟道、所述隧穿层、所述存储层和所述阻挡层沿着垂直于所述第一方向的第二方向堆叠。