[发明专利]三维存储器器件擦除操作

说明书

本公开的实施方式提供了3D存储器器件和用于操作3D存储器器件的方法。在示例中，3D存储器器件包括多个存储器层和在多个存储器层之间的虚设存储器层，以及NAND存储器串，NAND存储器串延伸穿过存储器层和虚设存储器层。NAND存储器串包括源极、漏极以及在与多个存储器层的交叉处并且在源极与漏极之间的多个存储器单元。3D存储器器件还包括外围电路，外围电路被配置为擦除多个存储器单元。为了擦除多个存储器单元，外围电路包括字线驱动电路，字线驱动电路被配置为在虚设存储器层上施加正偏置电压。

背景技术

本公开涉及三维(3D)存储器器件及其操作方法。

通过改进工艺技术、电路设计、编程算法和制造工艺将平面存储器单元缩放到了更小的大小。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战并且成本高昂。结果，用于平面存储器单元的存储器密度接近上限。

3D存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于控制去往和来自存储器阵列的信号的外围设备。

发明内容

在一个方面中，本公开提供了一种3D存储器器件。3D存储器器件包括多个存储器层和在多个存储器层之间的虚设存储器层，以及NAND存储器串，NAND存储器串延伸穿过存储器层和虚设存储器层。NAND存储器串包括源极、漏极以及在与多个存储器层的交叉处并且在源极与漏极之间的多个存储器单元。3D存储器器件还包括外围电路，外围电路被配置为擦除多个存储器单元。为了擦除多个存储器单元，外围电路包括字线驱动电路，字线驱动电路被配置为在虚设存储器层上施加正偏置电压。

在另一方面中，本公开提供了一种用于擦除3D存储器器件中的存储器单元的方法。3D存储器器件包括多个存储器层和在多个存储器层之间的虚设存储器层，以及NAND存储器串，NAND存储器串延伸穿过存储器层和虚设存储器层。NAND存储器串包括源极、漏极以及在与多个存储器层的交叉处并且在源极与漏极之间的多个存储器单元。该方法包括在虚设存储器层上施加正偏置电压。

在又一方面中，本公开还提供了一种系统。该系统包括被配置为存储数据的3D存储器器件。3D存储器器件包括多个存储器层和在多个存储器层之间的虚设存储器层，以及NAND存储器串，NAND存储器串延伸穿过存储器层和虚设存储器层。NAND存储器串包括源极、漏极以及在与多个存储器层的交叉处并且在源极与漏极之间的多个存储器单元。3D存储器器件还包括外围电路，外围电路被配置为擦除多个存储器单元。为了擦除多个存储器单元，外围电路包括字线驱动电路，字线驱动电路被配置为在虚设存储器层上施加正偏置电压。

附图说明

并入本文并且形成说明书的一部分的附图示出了本公开的方面，并且与描述一起进一步用于解释本公开的原理并且使相关领域的技术人员能够制成和使用本公开。

图1示出了根据本公开的一些方面的示例性3D存储器器件的示图。

图2A示出了根据本公开的一些方面的示例性存储器阵列器件的截面图。

图2B示出了根据本公开的一些方面的示例性存储器阵列器件的某些元件。

图3示出了根据本公开的一些方面的另一示例性存储器阵列器件的某些元件。

图4A示出了根据本公开的一些方面的用于3D NAND存储器器件的擦除操作方案。

图4B示出了根据本公开的一些方面的用于另一3D NAND存储器器件的擦除操作方案。

图5示出了根据本公开的一些方面的用于操作3D NAND存储器器件的偏置电压的时序图。

图6是根据本公开的一些方面的用于在3D存储器器件上操作擦除操作的示例性方法的流程图。

图7A示出了根据本公开的一些方面的具有存储器器件的示例性系统的块图。