[实用新型]一种高速雷达装置

权利要求书

1.一种高速雷达装置，其特征在于，包括：FPGA(1)和与所述FPGA(1)连接的MS1004芯片组(2)；

所述MS1004芯片组(2)中的每个MS1004芯片通过SPI接口与所述FPGA(1)连接，所述MS1004芯片的EN_START管脚与所述FPGA(1)连接；

所述FPGA(1)的脉冲输出端与所述MS1004芯片的START管脚、STOP1管脚和STOP2管脚连接；

所述MS1004芯片的RSTN管脚与所述FPGA(1)连接，用于接收FPGA(1)发送的接收复位信号；

所述MS1004芯片的INTN管脚与所述FPGA(1)连接，以便FPGA(1)根据INTN管脚的信号进行读操作；

所述MS1004芯片的SSN管脚、SCK管脚、MISO管脚和MOSI管脚作为四线中断与所述FPGA(1)相连。

2.根据权利要求1所述的高速雷达装置，其特征在于，所述MS1004芯片的VCC管脚分别与VCC端和第一电容(C1)的一端连接，所述第一电容(C1)的另一端接地；

所述MS1004芯片的第一VDD管脚(VDD1)分别与VDD端和第二电容(C2)的一端连接，所述第二电容(C2)的另一端接地；

所述MS1004芯片的XIN管脚分别与第三电容(C3)的一端、第一电阻(R1)的一端和高速晶振(XTAL)的一端连接，所述第三电容(C3)的另一端接地；

所述MS1004芯片的XOUT管脚分别与第四电容(C4)的一端、所述第一电阻(R1)的另一端和所述高速晶振(XTAL)的另一端连接，所述第四电容(C4)的另一端接地。

3.根据权利要求2所述的高速雷达装置，其特征在于，所述MS1004芯片的EN_STOP1管脚和EN_STOP2管脚均与VCC端连接。

4.根据权利要求3所述的高速雷达装置，其特征在于，所述MS1004芯片的GND管脚均接地。

5.根据权利要求4所述的高速雷达装置，其特征在于，所述MS1004芯片的第二VDD管脚(VDD2)与VDD端连接。

6.根据权利要求1至5任一项所述的高速雷达装置，其特征在于，所述MS1004芯片组(2)包括分别与所述FPGA(1)连接的两个MS1004芯片连接，所述FPGA(1)以利用两个MS1004芯片进行并行测量。

7.根据权利要求6所述的高速雷达装置，其特征在于，两个MS1004芯片分别用于测量同一信号源的上下边沿信号。