[实用新型]一种服务器主板

说明书

本实用新型公开了一种服务器主板，包括多叠层的PCB主板、CPU、相应数量的内存颗粒和一定数量的寄存器芯片，多叠层的PCB主板包括多个逐层叠放的PCB叠层，多个PCB叠层一次压合形成多个叠层整体，叠层整体之间二次压合；每个PCB叠层走不同的信号，不同PCB叠层之间的信号互联；所有的内存颗粒配置在PCB主板的TOP面和BOTTOM面上，PCB主板的TOP面和BOTTOM面上针对不同位数的CPU的每个内存通道均配置相应数量的内存颗粒和一个寄存器芯片，PCB主板的TOP面和BOTTOM面上所有的内存颗粒共用电源和信号地参考平面。优点，本服务器主板，板载大容量、多通道、高速率、高稳定的内存的集成。

技术领域

本实用新型涉及一种服务器主板。

背景技术

内存作为计算机组成的重要部分，在提升计算机性能上起着越来越重要的作用。目前的大多数商用服务器的内存部分还是基于可插拔的内存条设计。

传统内存条的设计，不利于服务器等模块的小型化。导致原因：

内存条自己本身就是一个独立的小型电路模块，通过金手指的连接方式，以可插拔的方式接入主板。内存条接口部分的各型连接器本身也具有一定的体积，对于服务器模块主板的空间尺寸有较高的要求。约束了服务器的最小尺寸的同时，也限制了服务器在集成度要求较高的场景下使用条件。

实用新型内容

本实用新型旨在尺寸受限的主板空间上为模块CPU匹配高速率、大容量、多通道、高可靠性的内存。本实用新型提出一种服务器主板，采取的技术方案如下：

一种服务器主板，包括多叠层的PCB主板、CPU、相应数量的内存颗粒和一定数量的寄存器芯片，多叠层的PCB主板包括多个逐层叠放的PCB叠层，多个PCB叠层一次压合形成多个叠层整体，叠层整体之间二次压合；每个PCB叠层走不同的信号，不同PCB叠层之间的信号互联；

所有的内存颗粒配置在PCB主板的TOP面和BOTTOM面上，且内存颗粒配置在CPU内存通道控制引脚的周围，所有内存颗粒的信号引脚和CPU对应的控制器引脚直连；CPU和所有内存颗粒均与PCB主板上封装一致的焊盘通过回流焊的工艺进行焊接连接；

PCB主板的TOP面和BOTTOM面上针对不同位数的CPU的每个内存通道均配置相应数量的内存颗粒和一个寄存器芯片，每个内存通道内的一个内存颗粒作为ECC校验；PCB主板的TOP面和BOTTOM面上所有的内存颗粒共用电源和信号地参考平面。

对本实用新型技术方案的优选，各PCB叠层之间通过盲、埋孔或者通孔的方式进行信号的互联。

对本实用新型技术方案的优选，各部分叠层整体内的PCB叠层，先完成自身的打孔、一次压合，再完成叠层整体之间的二次压合，并进行通孔制作。

对本实用新型技术方案的优选，PCB主板的TOP面和BOTTOM面上配置的内存颗粒在布局上保证空间上的中心对称以及平面上的镜像关系。

对本实用新型技术方案的优选，CPU为4通道内存，在PCB主板的TOP面上，靠近CPU内存通道控制引脚的两侧，放置2个通道的内存颗粒；在PCB主板的BOTTOM面上，与PCB主板的TOP面的内存颗粒投影重合的位置，放置另外2个通道的内存颗粒。

对本实用新型技术方案的优选，CPU为8通道内存，在PCB主板的TOP面上，靠近CPU内存通道控制引脚的四周，放置4个通道的内存颗粒；在PCB主板的BOTTOM面上，与PCB主板的TOP面的内存颗粒投影重合的位置，放置另外4个通道的内存颗粒。

对本实用新型技术方案的优选，CPU为64位，为每个内存通道均配置9个x8的DDR内存颗粒和1个寄存器芯片，其中每个内存通道多出的1个x8的DDR内存颗粒作为ECC校验。