[实用新型]受控放电电路

权利要求书

1.一种受控放电电路，其特征在于，包括：

电荷泵电路，包括串联耦合的多个电荷泵级电路；以及

放电电路，被配置为对所述电荷泵电路放电；

其中所述放电电路包括：

多个开关放电电路，其中每个开关放电电路被耦合到所述电荷泵级电路中对应的一个电荷泵级电路的输出，并且被配置为在被致动时对所述输出放电；以及

放电控制电路，被配置为在放电时间段上顺序地致动所述多个开关放电电路中的每个开关放电电路。

2.根据权利要求1所述的受控放电电路，其特征在于，所述开关放电电路中的每个开关放电电路的顺序致动由放电时钟信号控制。

3.根据权利要求2所述的受控放电电路，其特征在于，所述放电时钟信号具有周期，以确保所述电荷泵级电路中的一个给定电荷泵级电路的所述输出在所述电荷泵级电路中的一个后续电荷泵级电路通过所述开关放电电路的所述顺序致动被放电之前，被完全放电到一个电压水平。

4.根据权利要求1所述的受控放电电路，其特征在于，所述放电电路还包括多个时钟门控电路，其中每个时钟门控电路被配置为将电荷泵时钟信号选择性地传递到所述电荷泵级电路中对应的一个电荷泵级电路，并且其中所述放电控制电路被配置为控制所述时钟门控电路，以阻断针对所述电荷泵级电路中的所述对应的一个电荷泵级电路的所述电荷泵时钟信号，同时致动针对所述电荷泵级电路中相同的所述对应的一个电荷泵级电路的所述开关放电电路。

5.根据权利要求4所述的受控放电电路，其特征在于，还包括：

时钟生成器电路，被配置为生成所述电荷泵时钟信号；

感测电路，被配置为感测所述多个电荷泵级电路中的所述电荷泵级电路中的最后一个电荷泵级电路的所述输出处的电压，并且从所感测到的所述电压生成反馈电压；

其中当所述反馈电压小于参考电压时，所述时钟生成器电路被启用以进行操作。

6.根据权利要求5所述的受控放电电路，其特征在于，所述参考电压是带隙电压。

7.根据权利要求1所述的受控放电电路，其特征在于，每个开关放电电路包括：

第一供电节点；

第二供电节点；

多个晶体管，具有被串联耦合在所述第一供电节点与所述第二供电节点之间的源极-漏极路径，其中所述多个晶体管包括：

第一p沟道晶体管和第二p沟道晶体管，被串联耦合在所述第一供电节点与第一中间节点之间，其中所述第一p沟道晶体管和所述第二p沟道晶体管的源极被连接到所述电荷泵级电路中的所述对应的一个电荷泵级电路的所述输出，并且其中所述第一p沟道晶体管的栅极被连接到所述第一中间节点，并且所述第二p沟道晶体管的栅极被连接到所述第一供电节点；

第一n沟道晶体管，被耦合在所述第一中间节点与第二中间节点之间，并且具有被连接到所述第一供电节点的栅极；以及

第二n沟道晶体管，被耦合在所述第二中间节点与所述第二供电节点之间，并且具有被连接以接收由所述放电控制电路输出的致动控制信号的栅极；以及

第三p沟道晶体管，被耦合在所述第一供电节点与所述第二中间节点之间，并且具有被连接以接收由所述放电控制电路输出的所述致动控制信号的栅极。