[实用新型]高压集成电路及半导体电路

权利要求书

1.一种高压集成电路，其特征在于，包括：

P型衬底，所述P型衬底上设置有N外延层，所述N外延层包括N型高压区；所述N型高压区内设置有第一N+区；所述P型衬底内设置有第二N+区和P+区，所述第二N+区与所述P+区电性相连，且所述第二N+区用于连接地线；

HVJT终结端，所述HVJT终结端设置在所述N外延层上；

HVNMOS管，所述HVNMOS管包括多晶硅栅、漏区、源区和体区；所述多晶硅栅设置在所述HVJT终结端的外侧，且与所述HVJT终结端电性连接；所述第一N+区形成所述漏区，所述第二N+区形成所述源区，所述P+区形成所述体区。

2.根据权利要求1所述的高压集成电路，其特征在于，所述第一N+区靠近所述HVJT终结端的内侧设置，所述HVJT终结端的内侧与所述HVJT终结端的外侧相对。

3.根据权利要求2所述的高压集成电路，其特征在于，所述N外延层还包括N外延区；所述N外延区上设置有P-top区，所述P-top区上设置有从所述HVJT终结端的内侧至所述HVJT终结端的外侧排列的多个多晶硅场板；

所述多个多晶硅场板、所述P-top区和所述N外延区组成所述HVJT终结端。

4.根据权利要求3所述的高压集成电路，其特征在于，所述多个多晶硅场板的电位从所述HVJT终结端的内侧与所述HVJT终结端的外侧依次降低；所述多晶硅栅与靠近所述HVJT终结端的外侧的多晶硅场板电性连接。

5.一种高压集成电路，其特征在于，包括：

P型衬底，所述P型衬底上设置有N外延层，所述N外延层包括N型高压区；所述N型高压区内设置有N+区和第一P+区，且所述N+区与所述第一P+区电性相连；所述P型衬底内设置有第二P+区和第三P+区，所述第二P+区和所述第三P+区电性相连，且所述第三P+区用于连接地线；

HVJT终结端，所述HVJT终结端设置在所述N外延层上；

HVPMOS管，所述HVPMOS管包括多晶硅栅、漏区、源区和体区；所述多晶硅栅设置在所述HVJT终结端的内侧，且与所述HVJT终结端电性连接；所述第二P+区形成所述漏区，所述第一P+区形成所述源区，所述N+区形成所述体区。

6.根据权利要求5所述的高压集成电路，其特征在于，所述第二P+区靠近所述HVJT终结端的外侧设置，所述HVJT终结端的外侧与所述HVJT终结端的内侧相对。

7.根据权利要求6所述的高压集成电路，其特征在于，所述N外延层还包括N外延区；所述N外延区上设置有P-top区，所述P-top区上设置有从所述HVJT终结端的内侧与所述HVJT终结端的外侧排列的多个多晶硅场板；

所述多个多晶硅场板、所述P-top区和所述N外延区组成所述HVJT终结端。

8.根据权利要求7所述的高压集成电路，其特征在于，所述多个多晶硅场板的电位从所述HVJT终结端的内侧与所述HVJT终结端的外侧依次降低；所述多晶硅栅与靠近所述HVJT终结端的内侧的多晶硅场板电性连接。

9.一种半导体电路，其特征在于，包括：

电路基板，所述电路基板上设有绝缘层；

电路层，所述电路层设置在所述绝缘层上；

多个引脚，多个所述引脚的第一端分别与所述电路层电性连接；

密封本体，所述密封本体包裹所述电路基板、以及连接有各所述引脚的电路层；

其中，各所述引脚的第二端分别从所述密封本体的第一侧面引出；所述电路层包括桥臂模块，以及权利要求1至8任意一项所述的高压集成电路；所述桥臂模块耦合连接所述高压集成电路。