[实用新型]半导体器件

说明书

本申请公开了一种半导体器件，属于功率半导体技术领域，其器件主体部的底端依次覆盖有第一导电类型衬底与导体漏极，器件主体部的顶端覆盖有导体源极；器件主体部由上往下依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区，器件主体部的顶端凹设有一深沟槽，以分别绝缘放置控制栅电极与屏蔽栅电极；第一导电类型重掺杂区的顶层外侧设置有缺口，该缺口填充为第二导电类型重掺杂区。本申请可以在SGT‑MOSFET结构的基础上，有效降低现有功率半导体器件的穿通击穿电压的温度系数，且结构简单、器件工作时的整体功耗较低。

技术领域

本申请涉及功率半导体技术领域，具体涉及一种半导体器件。

背景技术

诸如屏蔽栅沟槽半导体场效应晶体管(Shield-gate trench-Metal-Oxide-Semiconductor Field-Effect Transistor，简称SGT-MOSFET)等功率半导体器件工作在严苛的温度环境中，其穿通击穿电压受温度影响较大，具有较大的正温度系数(即器件的穿通击穿电压的温度会随电流增大而逐渐增大)，导致器件存在着与温度相关的不稳定性问题，这将会严重影响到这些功率半导体器件的可靠性，同时，因为功率半导体器件的穿通击穿电压的温度系数主要由器件的材料特性决定，难以通过简单的方式改善，这将使得器件面临严峻的可靠性挑战。现有技术中，常用的方法是通过搭建外电路对器件的穿通击穿电压的温度系数进行补偿，以保证器件在使用中具有零温度系数的穿通击穿电压，但是这种搭建的外电路不仅结构复杂，而且会增大器件工作时的整体功耗。

实用新型内容

本申请实施例提供一种半导体器件，以解决现有功率半导体器件通过搭建外电路对器件的穿通击穿电压的温度系数进行补偿存在结构复杂、增大器件工作时的整体功耗的问题。

为实现上述目的，本申请提供一种半导体器件，包括第一导电类型衬底、器件主体部、导体漏极、导体源极、控制栅电极以及屏蔽栅电极；

所述器件主体部的底端依次覆盖有所述第一导电类型衬底与所述导体漏极，所述器件主体部的顶端覆盖有所述导体源极；

所述器件主体部由上往下依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区，所述器件主体部的顶端凹设有一深沟槽，以分别绝缘放置所述控制栅电极与所述屏蔽栅电极；

所述第一导电类型重掺杂区的顶层外侧设置有缺口，所述缺口填充为第二导电类型重掺杂区。

可选地，所述第一导电类型衬底为第一导电类型重掺杂衬底，所述第一导电类型漂移区为第一导电类型轻掺杂漂移区。

可选地，所述深沟槽由上往下依次将所述第一导电类型重掺杂区均分为第一重掺杂半区与第二重掺杂半区，将所述第二导电类型轻掺杂区均分为第一轻掺杂半区与第二轻掺杂半区，及在所述第一导电类型漂移区的顶端形成一U型槽区。

可选地，所述第一重掺杂半区的顶层外侧设置有一所述缺口，且一所述缺口填充为一所述第二导电类型重掺杂区。

可选地，所述第二重掺杂半区的顶层外侧设置有另一所述缺口，且另一所述缺口填充为另一所述第二导电类型重掺杂区。

可选地，所述屏蔽栅电极置于所述深沟槽的U型槽区内，且所述屏蔽栅电极与所述U型槽区的内壁之间夹设有氧化层，使得所述屏蔽栅电极绝缘放置于所述深沟槽内。

可选地，所述控制栅电极置于所述深沟槽内，且所述控制栅电极位于所述屏蔽栅电极的上方，所述控制栅电极的底端与所述屏蔽栅电极之间、所述控制栅电极的顶端与所述导体源极之间以及所述控制栅电极的侧壁与所述深沟槽的内壁之间均夹设有所述氧化层，使得所述控制栅电极绝缘放置于所述深沟槽内。

可选地，所述控制栅电极的底端延伸至所述U型槽区内。

可选地，所述控制栅电极的顶端凸出所述深沟槽的开口。