[实用新型]ARM芯片与FPGA芯片的高速通信模块及变频控制器

权利要求书

1.一种ARM芯片与FPGA芯片的高速通信模块，其特征在于，包括：ARM芯片(10)和FPGA芯片(20)；

其中，所述ARM芯片(10)与所述FPGA芯片(20)之间通过16位数据总线或地址总线连接，以并行方式传输数据。

2.如权利要求1所述的ARM芯片与FPGA芯片的高速通信模块，其特征在于，

所述ARM芯片(10)采用iMX6QD芯片；

所述FPGA芯片(20)采用XC6SLX16-3FTG256CW25Q80VSS芯片。

3.如权利要求2所述的ARM芯片与FPGA芯片的高速通信模块，其特征在于，所述ARM芯片(10)的D16信号管脚、D17信号管脚、D18信号管脚、D19信号管脚、D20信号管脚、D21信号管脚、D22信号管脚、D23信号管脚、D24信号管脚、D25信号管脚、D26信号管脚、D27信号管脚、D28信号管脚、D29信号管脚、D30信号管脚、D31信号管脚，与所述FPGA芯片(20)的EIM_D16信号管脚、EIM_D17信号管脚、EIM_D18信号管脚、EIM_D19信号管脚、EIM_D20信号管脚、EIM_D21信号管脚、EIM_D22信号管脚、EIM_D23信号管脚、EIM_D24信号管脚、EIM_D25信号管脚、EIM_D26信号管脚、EIM_D27信号管脚、EIM_D28信号管脚、EIM_D29信号管脚、EIM_D30信号管脚、EIM_D31信号管脚分别连接，用于实现16位数据信号传输。

4.如权利要求2所述的ARM芯片与FPGA芯片的高速通信模块，其特征在于，所述ARM芯片(10)的EB0信号管脚、EB1信号管脚、EB2信号管脚、EB3信号管脚，与所述FPGA芯片(20)的EIM_EB0信号管脚、EIM_EB1信号管脚、EIM_EB2信号管脚、EIM_EB3信号管脚分别连接，用于实现块数据传输。

5.如权利要求2所述的ARM芯片与FPGA芯片的高速通信模块，其特征在于，所述ARM芯片(10)的BCLK信号管脚，与所述FPGA芯片(20)的EIM_BCLK信号管脚连接，用于实现时钟信号传输。

6.如权利要求2所述的ARM芯片与FPGA芯片的高速通信模块，其特征在于，所述ARM芯片(10)的CS0信号管脚、CS1信号管脚、WE_B信号管脚、WAIT信号管脚、OE_B信号管脚，与所述FPGA芯片(20)的EIM_CS0信号管脚、EIM_CS1信号管脚、EIM_WE_B信号管脚、EIM_WAIT信号管脚、EIM_OE_B信号管脚分别连接，用于实现使能信号传输。

7.如权利要求2所述的ARM芯片与FPGA芯片的高速通信模块，其特征在于，所述ARM芯片(10)的DA0信号管脚、DA1信号管脚、DA2信号管脚、DA3信号管脚、DA4信号管脚、DA5信号管脚、DA6信号管脚、DA7信号管脚、DA8信号管脚、DA9信号管脚、DA10信号管脚、DA11信号管脚、DA12信号管脚、DA13信号管脚、DA14信号管脚、DA15信号管脚，与所述FPGA芯片(20)的EIM_DA0信号管脚、EIM_DA1信号管脚、EIM_DA2信号管脚、EIM_DA3信号管脚、EIM_DA4信号管脚、EIM_DA5信号管脚、EIM_DA6信号管脚、EIM_DA7信号管脚、EIM_DA8信号管脚、EIM_DA9信号管脚、EIM_DA10信号管脚、EIM_DA11信号管脚、EIM_DA12信号管脚、EIM_DA13信号管脚、EIM_DA14信号管脚、EIM_DA15信号管脚分别连接，用于实现地址信号传输。