[实用新型]时间延迟测试装置

说明书

本申请涉及一种时间延迟测试装置，其中，该时间延迟测试装置包括：单脉冲信号发生器、第一多路选择器、延时时间可配置的第一延时模块、第二多路选择器、环振器和采样模块，其中，单脉冲信号发生器的输出端与第一多路选择器的第一输入端连接，第一多路选择器的输出端与第一延时模块的输入端连接，第一延时模块的输岀端与第二多路选择器的第一输入端连接，第二多路选择器的第一输出端与环振器的输入端连接，第二多路选择器的第二输出端与采样模块的输入端连接，环振器的输出端与第一多路选择器的第二输入端连接。通过本申请，解决了现有的测试装置测试时间延迟的效率低下的问题，实现了提高时间延迟的测试效率的技术效果。

技术领域

本申请涉及ATE设备校准领域，特别是涉及时间延迟测试装置。

背景技术

ATE是Automatic Test Equipment的缩写，又称自动化测试设备。数字资源板是ATE设备的重要部件，而在数字资源板中最核心的功能就是严格按照用户设置的时序发送波形，该时序的分辨率通常都在ps级别，对于ps级别的调节通常使用专门的Fine Delay芯片或者模块来实现，而这些模块在应用前必须对其进行校准以保证其精度。

现有的校准方法是通过外接示波器或者专用设备进行测量，依次将信号送入每个通道的Fine Delay模块然后比较输入输出之间的延迟时间来确定真实值与设定值的差异。然而传统示波器等专用设备的测试效率低下，无法实现自动化测试。

针对相关技术中当前测试装置测试时间延迟的效率较低的问题，目前还没有提出有效的解决方案。

实用新型内容

在本实施例中提供了一种时间延迟测试装置，以解决相关技术中测试装置测试时间延迟的效率较低的问题。

第一个方面，在本实施例中提供了一种时间延迟测试装置，包括：单脉冲信号发生器、第一多路选择器、延时时间可配置的第一延时模块、第二多路选择器、环振器和采样模块，其中，所述单脉冲信号发生器的输出端与所述第一多路选择器的第一输入端连接，所述第一多路选择器的输出端与所述第一延时模块的输入端连接，所述第一延时模块的输岀端与所述第二多路选择器的第一输入端连接，所述第二多路选择器的第一输出端与所述环振器的输入端连接，所述第二多路选择器的第二输出端与所述采样模块的输入端连接，所述环振器的输出端与所述第一多路选择器的第二输入端连接。

在其中的一个实施例中，所述单脉冲信号发生器为单脉冲方波信号发生器，所述单脉冲方波信号发生器发出的单脉冲方波信号的脉冲宽度大于两个采样时钟周期。

在其中的一个实施例中，所述第一延时模块的输出端与引脚电路的第一输入端连接，所述引脚电路的第一输出端与被测设备连接。

在其中的一个实施例中，所述被测设备为IC芯片。

在其中的一个实施例中，所述引脚电路的第二输入端与所述被测设备连接，所述引脚电路的第二输出端与所述第二多路选择器的第二输入端连接。

在其中的一个实施例中，所述时间延迟测试装置还包括延时时间可配置的第二延时模块，所述第二多路选择器的第一输出端与所述第二延时模块的第一输入端连接，所述第二多路选择器的第二输出端与所述第二延时模块的第二输入端连接，所述第二延时模块的第一输出端与所述环振器的输入端连接，所述第二延时模块的第二输出端与采样模块的输入端连接。

在其中的一个实施例中，所述第一延时模块和所述第二延时模块的分辨率为皮秒级。

在其中的一个实施例中，所述采样模块为FPGA芯片。

在其中的一个实施例中，所述FPGA芯片的输入端通过ACH管脚或者BCL管脚与所述第二多路选择器的第二输出端连接。

在其中的一个实施例中，所述采样模块包括边沿计数单元和时钟计数单元，所述边沿计数单元的输入端和所述时钟计数单元的输入端分别与所述第二多路选择器的第二输出端连接。