[实用新型]一种2通道LVDS接口和4通道LVDS接口转换装置

说明书

本实用新型提供了一种2通道LVDS接口和4通道LVDS接口转换装置，包括LVDS输入接口、LVDS输出接口A、LVDS输出接口B、FPGA芯片、DRAM存储器、flash存储器、状态配置电路。LVDS输入接口与FPGA芯片的输入端连接，LVDS输出接口A、LVDS输出接口B与FPGA芯片的输出端连接，DRAM存储器与FPGA芯片双向连接；状态配置电路和flash存储器控制FPGA芯片的工作状态；LVDS输入接口将2通道的LVDS信号输入给FPGA芯片，FPGA芯片将2通道的LVDS信号转换为4通道LVDS信号，分配给LVDS输出接口A、LVDS输出接口B进行输出；本实用新型能够将2通道的LVDS输入信号转换为4通道LVDS信号输出，解决主板的LVDS通道数量与液晶显示模组的LVDS通道数量不相同时的接口适配问题。

技术领域

本实用新型涉及一种2通道LVDS接口和4通道LVDS接口转换装置。

背景技术

LVDS(Low Voltage Differential Signal)是一种低振幅差分信号技术，其使用幅度非常低的信号通过一对差分PCB走线或平衡电缆传输数据，能以高达数百Mbps的速度传送串行数据。由于电压信号幅度较低，而且采用恒流源模式驱动，故只产生极低的噪声，消耗非常小的功率。此外，由于LVDS以差分方式传送数据，所以不易受共模噪音影响。

在传统的电视系统中，液晶显示模组通常使用LVDS接口接收主板发送的图像数据。使用的LVDS通道数量因分辨率、刷新率的不同而不同。一个LVDS通道通常由4对或5对差分数据线和一对差分时钟线构成，差分数据线用于传输图像数据，差分时钟线用于传输同步时钟信号。

在某些成本敏感应用场合下，主板的LVDS通道数量与液晶显示模组的LVDS通道数量有可能不匹配，比如低成本的主板输出接口通常只有两个LVDS通道，但1920*1080分辨率120Hz刷新率的液晶显示模组和2560*1440分辨60Hz刷新率的液晶显示模组却通常有4个LVDS通道。所以有必要提出一种转换装置，解决主板的LVDS通道数量与液晶显示模组的LVDS通道数量有可能不匹配的问题。

实用新型内容

针对现有技术中存在的缺陷，本实用新型的目的在于提供一种2通道LVDS接口和4通道LVDS接口转换装置，解决主板的LVDS通道数量与液晶显示模组的LVDS通道数量有可能不匹配的技术缺陷。

为了达到上述目的，本实用新型所采用的具体技术方案如下：

一种2通道LVDS接口和4通道LVDS接口转换装置，其特征在于，包括LVDS输入接口、LVDS输出接口A、LVDS输出接口B、FPGA芯片、DRAM存储器、flash存储器、状态配置电路，所述LVDS输入接口与所述FPGA芯片的输入端连接，所述LVDS输出接口A、LVDS输出接口B与所述FPGA芯片的输出端连接，所述DRAM存储器与所述FPGA芯片双向连接；所述LVDS输入接口将2通道的LVDS信号输入给所述FPGA芯片，所述FPGA芯片将2通道的LVDS信号转换为4通道LVDS信号，分配给所述LVDS输出接口A、LVDS输出接口B进行输出；所述flash存储器存储有FPGA芯片的配置程序，所述DRAM存储器用于缓存图像数据，所述状态配置电路发送状态配置信号给所述FPGA芯片。

优选的，所述LVDS输入接口与前端LVDS主板连接，由FPC、FFC连接器或双排排针构成。

优选的，所述LVDS输出接口A、LVDS输出接口B与液晶显示模组连接，由FPC、 FFC连接器或双排排针构成。

优选的，所述flash存储器用于存储FPGA芯片的配置程序，所述DRAM存储器用于缓存输入信号的帧率与输出信号的帧率不相同时的图像数据。

优选的，所述状态配置电路由拨码开关、跳线帽或电阻构成，所述状态配置电路由拨码开关、跳线帽或电阻构成，产生状态配置信号，用于控制FPGA芯片接收和发送LVDS信号时的vesa/jedia格式、奇偶状态、分区状态、分辨率、刷新率。