[实用新型]一种基于FPGA的LCD液晶屏同帧率显示驱动模块

说明书

本实用新型公开了一种基于FPGA的LCD液晶屏同帧率显示驱动模块，包括LVDS解码模块，LVDS解码模块将视频信息进行解码后发送给视频处理模块，视频处理模块将视频信息处理后发送给Scaler缩放模块，Scaler缩放模块将视频信息进行缩放后发送给DDR控制器模块，DDR控制器模块对缩放后的有效视频像素进行存储，DDR控制器模块连接有Timing产生模块，Timing产生模块连接有动态同帧率处理模块，动态同帧率处理模块将Timing产生模块产生的信号进行同帧率处理后通过视频输出模块输出。无需客户自己做插帧或丢帧处理，实现了嵌入代码即可用，大幅度降低了开发难度。通过DDR控制器模块、Timing产生模块、同帧率处理模块实现了不同液晶屏同帧显示的兼容性问题。

技术领域

本实用新型涉及监视器技术领域，具体为一种基于FPGA的LCD 液晶屏同帧率显示驱动模块。

背景技术

监视器是广电领域的专业设备，要求图像高带宽、低延迟、无压缩、同帧率传输，要求图像实时显示。对于不同视频制式的信号显示在同一款LCD液晶屏上来说，同帧率播放是最基本的技术要求，也是一个技术难点。目前各屏厂商生产的LCD液晶屏支持的帧率范围较之前有大幅提高，但仍有不少视频制式的信号不能完全覆盖，使用在广电领域中的监视器作为显示仍需做特别处理。不同视频制式的信号由于帧率和带宽均不相同，其视频Timing也各有所异。 LCD液晶屏的Timing也各不相同，各屏商生产的液晶面板支持的 Timing又大不相同，导致监视器行业显示技术做到同帧率播放存在技术壁垒。

目前市场上现有的监视器播放显示方案有如下两种：

一、采用异步插帧或丢帧方案，该方案需要使用DDR缓存视频帧数据，对于输入视频的Timing和液晶屏要求的Timing有较大差异时，在显示的过程中需要做插帧或丢帧处理，这样加大了特殊客户群体对视频的处理难度，难以达到预期的理想效果。

二、采用输出芯片做同帧率功能方案，该方案需要在后端增加处理芯片，增加了硬件设计的难度和稳定性，额外增加了生产成本，该方案能够准确的播放同帧率显示，但是要求固定输出接口，对于监视器生产厂商来说找到合适的LCD液晶面板是一件困难的事情，产品更换迭代快的时代，不能够很好的适应市场需求。

实用新型内容

本实用新型针对上述现有技术存在的问题，提供一种基于FPGA 的LCD液晶屏同帧率显示驱动模块。

为实现以上目的，本实用新型通过以下技术方案予以实现：

一种基于FPGA的LCD液晶屏同帧率显示驱动模块，包括LVDS 解码模块，所述LVDS解码模块将视频信息进行解码后发送给视频处理模块，所述视频处理模块将视频信息处理后发送给Scaler缩放模块，所述Scaler缩放模块将视频信息进行缩放后发送给DDR控制器模块，所述DDR控制器模块对缩放后的有效视频像素进行存储，所述DDR控制器模块连接有Timing产生模块，所述Timing产生模块连接有动态同帧率处理模块，所述动态同帧率处理模块将Timing产生模块产生的信号进行同帧率处理后通过视频输出模块输出。

进一步地，所述动态同帧率处理模块包括定时器模块，所述定时器模块基于输入信号生成固定的时间，帧率差异计算模块计算输入信号和液晶屏信号的帧率差并发送给帧率动态同步模块，所述帧率动态同步模块基于帧率差生成同帧率信号并发送给帧率校正模块，所述帧率校正模块对帧率信号校正后发送给缓冲模块，所述缓冲模块将帧率信号缓冲并同步发送。

进一步地，所述缓冲模块的个数为四个。

进一步地，所述视频处理模块接收解码后的信号，并将4K信号处理成单路信号。

进一步地，所述LVDS解码模块包括4K格式的解码模块，且所述LVDS解码模块兼容3G格式的解码模式。

进一步地，所述视频输出模块支持2pixels mode和Quad Pixel Mode。